电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

HC5523_03

器件型号:HC5523_03
器件类别:半导体    模拟混合信号IC   
厂商名称:Intersil ( Renesas )
厂商官网:
下载文档

器件描述

TELECOM-SLIC, PQCC28

文档预览

HC5523_03器件文档内容

               �            DaRtEaCSOOhMBeMSetOENLEDHTEECD5PR5R1EO5PDLUACCTEMENT                    HC5523

                                                                                  August 2003          FN4144.6

LSSGR/TR57 CO/Loop Carrier SLIC with                        Features
Low Power Standby
                                                            � DI Monolithic High Voltage Process
The HC5523 is a subscriber line interface circuit which is  � Programmable Current Feed (20mA to 60mA)
interchangeable with Ericsson's PBL3764A/4 for distributed  � Programmable Loop Current Detector Threshold and
central office applications. Enhancements include immunity
to circuit latch-up during hot plug and absence of false       Battery Feed Characteristics
signaling in the presence of longitudinal currents.         � Ground Key and Ring Trip Detection
                                                            � Compatible with Ericsson's PBL3764A/4
The HC5523 is fabricated in a High Voltage Dielectrically   � Thermal Shutdown
Isolated (DI) Bipolar Process that eliminates leakage       � On-Hook Transmission
currents and device latch-up problems normally associated   � Wide Battery Voltage Range (-24V to -58V)
with junction isolated ICs. The elimination of the leakage  � Low Standby Power
currents results in improved circuit performance for wide   � Meets TR-NWT-000057 Transmission Requirements
temperature extremes. The latch free benefit of the DI      � -40oC to 85oC Ambient Temperature Range
process guarantees operation under adverse transient
conditions. This process feature makes the HC5523 ideally
suited for use in harsh outdoor environments.

Part Number Information                                     Applications

  PART NUMBER      TEMP.    PACKAGE    PKG.                 � Digital Loop Carrier Systems � Pair Gain
HC5523IM       RANGE (oC)             DWG. #
HC5523IP
               -40 to 85 28 Ld PLCC  N28.45                 � Fiber-In-The-Loop ONUs                � POTS

               -40 to 85 22 Ld PDIP  E22.4                  � Wireless Local Loop                   � PABX

                                                            � Hybrid Fiber Coax

                                                            � Related Literature
                                                               - AN9632, Operation of the HC5523/15 Evaluation Board

Block Diagram

               RINGRLY      RING RELAY  LOOP CURRENT           4-WIRE                          VTX
                               DRIVER      DETECTOR         INTERFACE                          RSN
                        DT                                  VF SIGNAL
                       DR    RING TRIP   GROUND KEY                                            E0
                       TIP   DETECTOR      DETECTOR             PATH                           E1
                    RING                                                                       C1
                      HPT      2-WIRE                             DIGITAL                      C2
                     HPR    INTERFACE                         MULTIPLEXER
                                                                                               DET
                   VBAT     BIAS                                                               RD
                    VCC                                                                        RDC
                     VEE                                                                       RSG

                  AGND
                  BGND

                  1                     CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

                                        1-888-INTERSIL or 321-724-7143 | Intersil (and design) is a registered trademark of Intersil Americas Inc.

                                                                                  Copyright � Intersil Americas Inc. 2003. All Rights Reserved.

                                                                                  All other trademarks mentioned are the property of their respective owners.
                                      HC5523

Absolute Maximum Ratings                                                                        Thermal Information

Temperature, Humidity                                                                           Thermal Resistance (Typical, Note 1)                                JA (oC/W)
   Storage Temperature Range . . . . . . . . . . . . . . . . -65oC to 150oC
   Operating Temperature Range . . . . . . . . . . . . . . -40oC to 110oC                       22 Lead PDIP Package . . . . . . . . . . . . . . . . . . . . . .    53
   Operating Junction Temperature Range . . . . . . . -40oC to 150oC
                                                                                                28 Lead PLCC Package . . . . . . . . . . . . . . . . . . . . . . .  53
Power Supply (-40oC  TA  85oC)
   Supply Voltage VCC to GND . . . . . . . . . . . . . . . . . . . . 0.5V to 7V                 Continuous Power Dissipation at 70oC
   Supply Voltage VEE to GND . . . . . . . . . . . . . . . . . . . . -7V to 0.5V
   Supply Voltage VBAT to GND . . . . . . . . . . . . . . . . . . -80V to 0.5V                  22 Lead PDIP Package. . . . . . . . . . . . . . . . . . . . . . . . . . . . .1.5W

Ground                                                                                             28 Lead PLCC Package . . . . . . . . . . . . . . . . . . . . . . . . . . . .1.5W
                                                                                                Package Power Dissipation at 70oC, t < 100ms, tREP > 1s
   Voltage between AGND and BGND. . . . . . . . . . . . . -0.3V to 0.3V
                                                                                                   22 Lead PDIP Package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4W
Relay Driver
                                                                                                   28 Lead PLCC Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4W
   Ring Relay Supply Voltage . . . . . . . . . . . . . . . . . . . . . . 0V to 20V              Derate above . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70oC

   Ring Relay Current. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50mA          Plastic DIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18.8mW/oC
                                                                                                   PLCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18.8mW/oC
Ring Trip Comparator                                                                            Maximum Junction Temperature Range . . . . . . . . . -40oC to 150oC
                                                                                                Maximum Storage Temperature Range . . . . . . . . . -65oC to 150oC
   Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VBAT to 0V     Maximum Lead Temperature. . . . . . . . . . . . . . . . . . . . . . . . . .300oC
   Input Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -5mA to 5mA
                                                                                                (Soldering 10s, PLCC Lead Tips Only)
Digital Inputs, Outputs (C1, C2, E0, E1, DET)
                                                                                                Die Characteristics
   Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .0V to VCC
   Output Voltage (DET Not Active) . . . . . . . . . . . . . . . . . .0V to VCC                 Gate Count . . . . . . . . . . . . . . . . . . . . . . 543 Transistors, 51 Diodes
   Output Current (DET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5mA
Tipx and Ringx Terminals (-40oC  TA  +85oC)
  Tipx or Ringx Voltage, Continuous (Referenced to GND) . . . VBAT to
+2V

   Tipx or Ringx, Pulse < 10ms, TREP > 10s . . . . VBAT -20V to +5V
   Tipx or Ringx, Pulse < 10�s, TREP > 10s . . . VBAT -40V to +10V
   Tipx or Ringx, Pulse < 250ns, TREP > 10s . . VBAT -70V to +15V
   Tipx or Ringx Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70mA

ESD Rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .500V

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the
device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:
1. JA is measured with the component mounted on an evaluation PC board in free air.

Typical Operating Conditions

These represent the conditions under which the part was developed and are suggested as guidelines.

                        PARAMETER                      CONDITIONS                               MIN                  TYP              MAX                           UNITS
Case Temperature                                                                                                                                                      oC
VCC with Respect to AGND              -40oC to 85oC                                             -40                  -                100                              V
VEE with Respect to AGND              -40oC to 85oC                                                                                                                    V
VBAT with Respect to BGND             -40oC to 85oC                                             4.75                 -                5.25                             V

                                                                                                -5.25                -                -4.75

                                                                                                -58                  -                -24

Electrical Specifications             TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                      RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                                      number references in the figures refer to the 28 lead PLCC package.

                      PARAMETER                           CONDITIONS                            MIN                  TYP              MAX                           UNITS
Overload Level                        1% THD, ZL = 600, (Note 2, Figure 1)
Longitudinal Impedance (Tip/Ring)     0 < f < 100Hz (Note 3, Figure 2)                          3.1                     -             -                             VPEAK

                                                                                                    -                20               35                            /Wire

                                   2
                                                                         HC5523

Electrical Specifications             TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                      RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                       PARAMETER      number references in the figures refer to the 28 lead PLCC package. (Continued)

                                                                         CONDITIONS                        MIN           TYP         MAX       UNITS

                                      VTX                                        1VRMS                     AT            TIP         VTX
                                                                             0 < f < 100Hz                                             19
                          TIP                                                                                            27
                                                                                    EL C                         VT                                RT
                          27          19                                                      300                                                  600k

    RL             VTRO                      RT                                        2.16�F
600                                          600k                                                    300

IDCMET                                       RRX             ERX                                             AR  VR                             RRX
23mA                                                                                                                                           300k
                                                                                                                        RING         RSN
                          RING        RSN                                                                               28              16
                          28             16
                                             300k

                                                                                                               LZT = VT/AT                  LZR = VR/AR

FIGURE 1. OVERLOAD LEVEL (TWO-WIRE PORT)                                                 FIGURE 2. LONGITUDINAL IMPEDANCE

LONGITUDINAL CURRENT LIMIT (TIP/RING)

Off-Hook (Active)                                  No False Detections, (Loop Current),                    27            -                  -  mAPEAK/
                                                   LB > 45dB (Note 4, Figure 3A)
                                                                                                                                                    Wire

On-Hook (Standby), RL =                            No False Detections (Loop Current)                      8.5           -                  -  mAPEAK/
                                                   (Note 5, Figure 3B)
                                                                                                                                                    Wire

                   368                                                                                368

                          A TIP              RSN                                       2.16�F C            A TIP              RSN
                                                16                                   EL                             27           16
                                   27
             C            39k                          RDC2       RDC1                 2.16�F C            39k                                 RDC1
EL                                                                41.2k                                              RD                        41.2k
                                    RD                                                               368
                                                                  CDC                                       -5V
2.16�F                        -5V

                                                                                                                                     RDC2      CDC

                          A RING RDC                                                                       A     RING         RDC
                                  28 DET 14 41.2k 1.5�F
                   368                                                                                           28           14 41.2k 1.5�F

                                                                                                                         DET

                   FIGURE 3A. OFF-HOOK                                                                     FIGURE 3B. ON-HOOK

                                             FIGURE 3. LONGITUDINAL CURRENT LIMIT

OFF-HOOK LONGITUDINAL BALANCE

Longitudinal to Metallic                           IEEE 455 - 1985, RLR, RLT = 368                         58            70                 -        dB
                                                   0.2kHz < f < 4.0kHz (Note 6, Figure 4)

Longitudinal to Metallic                           RLR, RLT = 300, 0.2kHz < f < 4.0kHz (Note               58            70                 -        dB

                                                   6, Figure 4)

Metallic to Longitudinal                           FCC Part 68, Para 68.310                                50            55                 -        dB
                                                   0.2kHz < f < 1.0kHz

                                                   1.0kHz < f < 4.0kHz (Note 7)                            50            55                 -        dB

Longitudinal to 4-Wire                             0.2kHz < f < 4.0kHz (Note 8, Figure 4)                  58            70                 -        dB

Metallic to Longitudinal                           RLR, RLT = 300, 0.2kHz < f < 4.0kHz (Note               50            55                 -        dB

                                                   9, Figure 5)

4-Wire to Longitudinal                             0.2kHz < f < 4.0kHz (Note 10, Figure 5)                 50            55                 -        dB

                                   3
                                                      HC5523

Electrical Specifications             TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                      RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                       PARAMETER      number references in the figures refer to the 28 lead PLCC package. (Continued)

                                                CONDITIONS                              MIN           TYP       MAX   UNITS

                    RLT                                                            RLT          TIP       VTX
                                                                                  300           27          19
                                  TIP  VTX                                              ETR
                                                                                                         RSN
                                  27   19                                                       RING        16
                                                                                                28
EL C                                        RT                2.16�F                                            RT
                                            600k VTX                                                            600k
                    VTR                      RRX
                                            300k
2.16�F                                                            C
                                                              VL
                                                                                  RLR                            RRX  ERX
                                                                                  300                           300k
                                  RING RSN

                    RLR           28   16

FIGURE 4. LONGITUDINAL TO METALLIC AND                FIGURE 5. METALLIC TO LONGITUDINAL AND 4-WIRE TO
                LONGITUDINAL TO 4-WIRE BALANCE                        LONGITUDINAL BALANCE

2-Wire Return Loss                          0.2kHz to 0.5kHz (Note 11, Figure 6)        25            -         -     dB
CHP = 20nF                                  0.5kHz to 1.0kHz (Note 11, Figure 6)
                                                                                        27            -         -     dB

                                            1.0kHz to 3.4kHz (Note 11, Figure 6)        23            -         -     dB

                                  4
                                                        HC5523

Electrical Specifications         TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                  RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                                  number references in the figures refer to the 28 lead PLCC package. (Continued)

                  PARAMETER                             CONDITIONS                           MIN              TYP        MAX        UNITS

TIP IDLE VOLTAGE                                                                                                -4
                                                                                                               <0
Active, IL = 0                                                                               -                            -         V
Standby, IL = 0                                                                              -                 -44
RING IDLE VOLTAGE                                                                                             >-48        -         V

Active, IL = 0                                                                               -                   -        -         V
Standby, IL = 0
TIP-RING Open Loop Metallic Voltage, VTR                                                     -                   -        -         V
4-WIRE TRANSMIT PORT (VTX)                                                                                       -
Overload Level                                    VBAT = -52V, RSG = 0                       43                 5        47         V
                                                                                                               1.0
                                                  (ZL > 20k, 1% THD) (Note 12, Figure 7)     3.1                           -        VPEAK
                                                                                                               VTX        60          mV
Output Offset Voltage                             EG = 0, ZL =  (Note 13, Figure 7)          -60                 19       20           W
                                                                                                                         1.02         V/ V
Output Impedance (Guaranteed by Design)           0.2kHz < f < 03.4kHz                       -                RSN
                                                                                                                 16
2- to 4-Wire (Metallic to VTX) Voltage Gain       0.3kHz < f < 03.4kHz (Note 14, Figure 7)   0.98

                       ZD                                                         2.16�F

                               TIP           VTX                            RL                           TIP
                                                                                                         27
                               27            19                                      C       VTR

    R                      VM                                              600                                       RT

VS                                                RT                                 IDCMET                          600k VTXO         ZL
                                                  600k
                                                                            EG        23mA                                     VTX
                                                   RRX
    R                      ZIN                                                                                       RRX
     RLR                                          300k
                                   RING  RSN                                                       RING              300k
                                   28       16                                                     28

    FIGURE 6. TWO-WIRE RETURN LOSS                                          FIGURE 7. OVERLOAD LEVEL (4-WIRE TRANSMIT PORT),
                                                                                            OUTPUT OFFSET VOLTAGE, 2-WIRE TO 4-WIRE
                                                                                            VOLTAGE GAIN AND HARMONIC DISTORTION

4-WIRE RECEIVE PORT (RSN)

DC Voltage                                        IRSN = 0mA                                 -                0           -         V
RX Sum Node Impedance (Gtd by Design)             0.2kHz < f < 3.4kHz
Current Gain-RSN to Metallic                      0.3kHz < f < 3.4kHz (Note 15, Figure 8)    -                -          20         W

                                                                                             980              1000       1020       Ratio

FREQUENCY RESPONSE (OFF-HOOK)

2-Wire to 4-Wire                                  0dBm at 1.0kHz, ERX = 0V                   -0.2             -          0.2        dB

                                                  0.3kHz < f < 3.4kHz (Note 16, Figure 9)

4-Wire to 2-Wire                                  0dBm at 1.0kHz, EG = 0V                    -0.2             -          0.2        dB

                                                  0.3kHz < f < 3.4kHz (Note 17, Figure 9)

4-Wire to 4-Wire                                  0dBm at 1.0kHz, EG = 0V                    -0.2             -          0.2        dB

                                                  0.3kHz < f < 3.4kHz (Note 18, Figure 9)

INSERTION LOSS

2-Wire to 4-Wire                                  0dBm, 1kHz (Note 19, Figure 9)             -0.2             -          0.2        dB

4-Wire to 2-Wire                                  0dBm, 1kHz (Note 20, Figure 9)             -0.2             -          0.2        dB

GAIN TRACKING (Ref = -10dBm, at 1.0kHz)

2-Wire to 4-Wire                                  +3dBm to +7dBm (Note 21, Figure 9)         -0.15            -          0.15       dB

2-Wire to 4-Wire                                  -40dBm to +3dBm (Note 21, Figure 9)        -0.1             -          0.1        dB

2-Wire to 4-Wire                                  -55dBm to -40dBm (Note 21, Figure 9)       -0.2             -          0.2        dB

4-Wire to 2-Wire                                  -40dBm to +7dBm (Note 22, Figure 9)        -0.1             -          0.1        dB

4-Wire to 2-Wire                                  -55dBm to -40dBm (Note 22, Figure 9)       -0.2             -          0.2        dB

                               5
                                                           HC5523

Electrical Specifications            TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                     RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                       PARAMETER     number references in the figures refer to the 28 lead PLCC package. (Continued)

                                                           CONDITIONS                               MIN          TYP        MAX     UNITS

GRX = ((VTR1- VTR2)(300k))/(-3)(600)

Where: VTR1 is the Tip to Ring Voltage with VRSN = 0V
    and VTR2 is the Tip to Ring Voltage with VRSN = -3V VRSN = 0V

                                        RRX                                                   C
                                       300k
                       TIP RSN                      VRSN = -3V                                              TIP      VTX

                       27         16                                             RL                         27          19
                                                                              600
                                                                                                                            RT
       RL                                           RDC1
                                                    41.2k                                                                   600k    VTX
       600        VTR                                                                       IDCMET  VTR

                                        RDC2        CDC                                 EG                                  RRX     ERX
                                       41.2k        1.5�F                     1/C < RL
                       RING RDC                                                                             RING RSN

                       28         14                                                                        28          16  300k

       FIGURE 8. CURRENT GAIN-RSN TO METALLIC                                 FIGURE 9. FREQUENCY RESPONSE, INSERTION LOSS,
                                                                                              GAIN TRACKING AND HARMONIC DISTORTION

NOISE

Idle Channel Noise at 2-Wire                        C-Message Weighting (Note 23, Figure 10)        -            8.5        -       dBrnC

                                                    Psophometrical Weighting                        -            -81.5      -       dBrnp
                                                    (Note 23, Figure 10)

Idle Channel Noise at 4-Wire                        C-Message Weighting (Note 24, Figure 10)        -            8.5        -       dBrnC

                                                    Psophometrical Weighting                        -            -81.5      -       dBrnp
                                                    (Note 23, Figure 10)

HARMONIC DISTORTION

2-Wire to 4-Wire                                    0dBm, 1kHz (Note 25, Figure 7)                  -            -65        -54     dB

4-Wire to 2-Wire                                    0dBm, 0.3kHz to 3.4kHz (Note 26, Figure 9)      -            -65        -54     dB

BATTERY FEED CHARACTERISTICS

Constant Loop Current Tolerance                     IL = 2500/(RDC1 + RDC2),                        0.92IL       IL         1.08IL  mA
                                      RDCX = 41.2k  -40oC to 85oC (Note 27)
                                                    IL = (VBAT-3)/(RL +1800),                       0.8IL        IL         1.2IL   mA
Loop Current Tolerance (Standby)                    -40oC to 85oC (Note 28)
                                                    -40oC to 85oC, (Active) RSG =                   14           16.67      20      V
Open Circuit Voltage (VTIP - VRING)
LOOP CURRENT DETECTOR                               RD = 39k, -40oC to 85oC                         372/RD 465/RD 558/RD            mA
On-Hook to Off-Hook                                 RD = 39k, -40oC to 85oC
Off-Hook to On-Hook                                 RD = 39k, -40oC to 85oC                         325/RD 405/RD 485/RD            mA
Loop Current Hysteresis
GROUND KEY DETECTOR                                                                                 25/RD        60/RD      95/RD   mA

Tip/Ring Current Difference - Trigger               (Note 29, Figure 11)                            8            12         17      mA

Tip/Ring Current Difference - Reset                 (Note 29, Figure 11)                            3            7          12      mA

Hysteresis                                          (Note 29, Figure 11)                            0            5          9       mA

                                  6
                                                              HC5523

Electrical Specifications            TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                     RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                       PARAMETER     number references in the figures refer to the 28 lead PLCC package. (Continued)

                                                           CONDITIONS              MIN      TYP           MAX    UNITS

                                                                                   TIP      RSN

                           TIP       VTX                                           27       16

                           27        19

   RL                                     RT                                                              RDC1
600 VTR                                                                                                   41.2k

                                          600k      VTX

                                                                                                    RDC2   CDC
                                                                                                          1.5�F
                                           RRX                                     RING     RDC
                                          300k
                           RING RSN                                                28 DET 14 41.2k

                           28        16

                FIGURE 10. IDLE CHANNEL NOISE                                                                                     E1 = C1 = 0, C2 = 1

                                                                                   FIGURE 11. GROUND KEY DETECT

RING TRIP DETECTOR (DT, DR)

Offset Voltage                                Source Res = 0                       -20           -        20     mV

Input Bias Current                            Source Res = 0                       -360          -        360    nA

Input Common-Mode Range                       Source Res = 0                       VBAT +1       -        0                                            V
Input Resistance                              Source Res = 0, Unbalanced
                                                                                   1             -        -      M

                                              Source Res = 0, Balanced             3             -        -      M

RING RELAY DRIVER

VSAT at 25mA                                  IOL = 25mA                           -        0.2           0.6                                          V
Off-State Leakage Current                     VOH = 12V
DIGITAL INPUTS (E0, E1, C1, C2)                                                    -             -        10     �A

Input Low Voltage, VIL                                                             0             -        0.8                                          V
Input High Voltage, VIH
Input Low Current, IIL: C1, C2                                                     2             -        VCC                                          V
Input Low Current, IIL: E0, E1
Input High Current                            VIL = 0.4V                           -200          -        -      �A
                                              VIL = 0.4V
DETECTOR OUTPUT (DET)                         VIH = 2.4V                           -100          -        -      �A

                                                                                   -             -        40     �A

Output Low Voltage, VOL                       IOL = 2mA                            -             -        0.45                                         V
Output High Voltage, VOH
Internal Pull-Up Resistor                     IOH = 100�A                          2.7           -        -                                            V

                                                                                   10       15            20     k

POWER DISSIPATION (VBAT = -48V)               C1 = C2 = 0                          -        26.3          41     mW
Open Circuit State

On-Hook, Standby                              C1 = C2 = 1                          -        37.5          57     mW

On-Hook, Active                               C1 = 0, C2 = 1, RL = High Impedance  -        110           216    mW
Off-Hook, Active                              C1 = 0, C2 = 1, RL = 600
TEMPERATURE GUARD                                                                  -        1.1           1.4    W
Thermal Shutdown
                                                                                   150           -        180    C

SUPPLY CURRENTS (VBAT = -28V)                 ICC                                  -        1.3           2.0    mA
Open Circuit State (C1, 2 = 0, 0)             IEE
On-Hook                                       IBAT                                 -        0.6           0.9    mA
                                              ICC
Standby State (C1, 2 = 1, 1)                  IEE                                  -        0.35          0.55   mA
On-Hook                                       IBAT
                                                                                   -        1.6           2.25   mA

                                                                                   -        0.62          0.9    mA

                                                                                   -        0.55          0.85   mA

                                  7
                                                             HC5523

Electrical Specifications            TA = -40oC to 85oC, VCC = +5V �5%, VEE = -5V �5%, VBAT = -48V, AGND = BGND = 0V, RDC1 = RDC2 = 41.2k,
                                     RD = 39k, RSG = 0, RF1 = RF2 = 0, CHP = 10nF, CDC = 1.5�F, ZL = 600, Unless Otherwise Specified. All pin
                       PARAMETER     number references in the figures refer to the 28 lead PLCC package. (Continued)
Active State (C1, 2 = 0, 1)
On-Hook                                                CONDITIONS                                                 MIN                        TYP  MAX  UNITS

PSRR                                             ICC                                                              -                          3.7  5.8  mA
VCC to 2 or 4-Wire Port                          IEE
VEE to 2 or 4-Wire Port                          IBAT                                                             -                          1.1  1.8  mA
VBAT to 2 or 4-Wire Port
                                                                                                                   -                          2.2  3.7  mA

                                                  (Note 30, Figure 12)                                             -                          40   -    dB
                                                  (Note 30, Figure 12)
                                                  (Note 30, Figure 12)                                             -                          40   -    dB

                                                                                                                   -                          40   -    dB

                                     -48V SUPPLY        100mVRMS, 50Hz TO 4kHz
                                     +5V SUPPLY
                                      -5V SUPPLY

                                                  TIP   VTX

                                                  27    19                              PSRR = 20 log (VT X/VIN)

                                     RL                                 RT
                                     600
                                                                        600k       VTX

                                                  RING RSN               RRX
                                                                        300k
                                                  28    16

                                          FIGURE 12. POWER SUPPLY REJECTION RATIO

Circuit Operation and Design Information                                    For loop resistances that result in a tip to ring voltage less

The HC5523 is a current feed voltage sense Subscriber Line                  than the saturation guard voltage the loop current is defined
Interface Circuit (SLIC). This means that for short loop
applications the SLIC provides a programed constant current to              as:
the tip and ring terminals while sensing the tip to ring voltage.
                                                                              IL = R-----D----C----21----.-+5----V-R----D-----C----2- � 1000            (EQ. 1)
The following discussion separates the SLIC's operation into
its DC and AC paths, then follows up with additional circuit                where: IL = Constant loop current.
and design information.
                                                                            RDC1 and RDC2 = Loop current programming resistors.
Constant Loop Current (DC) Path
                                                                            Capacitor CDC between RDC1 and RDC2 removes the VF
SLIC in the Active Mode                                                     signals from the battery feed control loop. The value of CDC
                                                                            is determined by Equation 2:
The DC path establishes a constant loop current that flows
out of tip and into the ring terminal. The loop current is                    CDC  =  T  �    -------1--------  +  -R----D--1--C----2--                 (EQ. 2)
programmed by resistors RDC1, RDC2 and the voltage on                                         RDC1
the RDC pin (Figure 13). The RDC voltage is determined by
the voltage across R1 in the saturation guard circuit. Under                where T = 30ms
constant current feed conditions, the voltage drop across R1
sets the RDC voltage to -2.5V. This occurs when current                     NOTE: The minimum CDC value is obtained if RDC1 = RDC2
flows through R1 into the current source I2. The RDC voltage
establishes a current (IRSN) that is equal to VRDC/(RDC1                    Figure 14 illustrates the relationship between the tip to ring
+RDC2). This current is then multiplied by 1000, in the loop                voltage and the loop resistance. For a 0 loop resistance both
current circuit, to become the tip and ring loop currents.                  tip and ring are at VBAT/2. As the loop resistance increases,
                                                                            so does the voltage differential between tip and ring. When
For the purpose of the following discussion, the saturation                 this differential voltage becomes equal to the saturation guard
guard voltage is defined as the maximum tip to ring voltage                 voltage, the operation of the SLIC's loop feed changes from a
at which the SLIC can provide a constant current for a given                constant current feed to a resistive feed. The loop current in
battery and overhead voltage.                                               the resistive feed region is no longer constant but varies as a
                                                                            function of the loop resistance.

                                  8
                                                                                               HC5523

                                                                                                                                                                      VTX

                                                                      +                                           IRSN                                                                                                                       RRX

                                    ITIP TIP                          -                           LOOP CURRENT                                                        RSN

                                                                                                   CIRCUIT

                                                                          ITIP                                                                                                                                                               RDC1
                                                                                  IRING
                                              RING                                                                                                                                                                                           RDC2  CDC
                                    IRING                                       -
                                                                               +
                                                                                         SATURATION GUARD                                                             RDC
                                                               HC5523                             CIRCUIT                                                             -2.5V

                                                                                         A1            A2                    -                                        RSG
                                                                                           I1            I2                  +
                                                                                              -5V            -5V
                                                                                                                        R1-
                                                                                                                          + 17.3k

                                                                                                                                                                                                                                             RSG

                                                                                                                                                                               -5V

                                                                         FIGURE 13. DC LOOP CURRENT

                                               VBAT = -48V, IL = 23mA, RSG = 4.0k                  The Saturation Guard circuit (Figure 13) monitors the tip to
                             0
                                            SATURATION                                   VTIP      ring voltage via the transconductance amplifier A1. A1
                                                                                                   generates a current that is proportional to the tip to ring
                                GUARD VOLTAGE
                                                                                                   voltage difference. I1 is internally set to sink all of A1's
TIP TO RING VOLTAGE (V)  -10                                   RESISTIVE FEED                      current until the tip to ring voltage exceeds 12.5V. When the
                                  CONSTANT CURRENT                   REGION
                                        FEED REGION                                                tip to ring voltage exceeds 12.5V (with no RSG resistor) A1
                                                                                                   supplies more current than I1 can sink. When this happens
                         -20                                                                       A2 amplifies its input current by a factor of 12 and the current
                                                                                                   through R1 becomes the difference between I2 and the
                         -30                                                                       output current from A2. As the current from A2 increases, the
                                                                                                   voltage across R1 decreases and the output voltage on RDC
                         -40          SATURATION                                           VRING   decreases. This results in a corresponding decrease in the
                                GUARD VOLTAGE
                         -50                                                                       loop current. The RSG pin provides the ability to increase the
                             0                                  1.2K                               saturation guard reference voltage beyond 12.5V. Equation
                                                  LOOP RESISTANCE ()
                                                                                                   3 gives the relationship between the RSG resistor value and
                                             FIGURE 14. VTR vs RL                                  the programmable saturation guard reference voltage:

Figure 15 shows the relationship between the saturation                                            VSGREF = 12.5 + -R----S----5G-----�-+---1-1--0--7--5-3---0----0--                                                                               (EQ. 3)
guard voltage, the loop current and the loop resistance.
Notice from Figure 15 that for a loop resistance <1.2k                                             where:
(RSG = 4.0k) the SLIC is operating in the constant current
feed region and for resistances >1.2k the SLIC is operating                                        VSGREF = Saturation Guard reference voltage.
in the resistive feed region. Operation in the resistive feed
region allows long loop and off-hook transmission by                                               RSG = Saturation Guard programming resistor.
keeping the tip and ring voltages off the rails. Operation in
this region is transparent to the customer.                                                        When the Saturation guard reference voltage is exceeded,
                                                                                                   the tip to ring voltage is calculated using Equation 4:
TIP TO RING VOLTAGE (V)  50                                           CONSTANT CURRENT
                                      VBAT = -48V, RSG = 4.0k         FEED REGION                  VTR = RL � -1---6---.R--6---L6-----++----(-5--R---�-D---1--C-0---1-5---+-/---(-R-R----D-S---C-G---2--+-)----/1--6--7--0-3--0-0----0----)        (EQ. 4)

                         40                                           SATURATION GUARD
                                                                      VOLTAGE, VTR = 38V
                         30

                         20     VBAT = -24V, RSG =                                                 where:

                         10 RESISTIVE FEED                            SATURATION GUARD             VTR = Voltage differential between tip and ring.
                                       REGION                         VOLTAGE, VTR = 13V

                         0   0  10                      20     30                                  RL = Loop resistance.

                                    LOOP CURRENT (mA)                                              For on-hook transmission RL = , Equation 4 reduces to:

RL 100k                         4k                      2k     <1.2k RSG = 4.0k                    VTR = 16.66 + -R----S----5G-----�-+---1-1--0--7--5-3---0----0--                                                                                 (EQ. 5)
RL 100k                         1.5k                    700
                                                               <400 RSG =  

                                FIGURE 15. VTR vs IL and RL

                                                            9
                                                                                                                                                                                                                                                           HC5523

                                                   TIP  IM
                                                        RF
      VTR  +  ZL ZTR                                                                                                +-                                                                                                                                     A = 250                                                   VTX
                                                                  +                                                                                                                                                                                        A = 250
           -       +                                           VTX                                                          1                                                                                                                                                                                                    +
                   EG
                                                                -                                     HC5523                                                                                                                                                                                                                 ZT  VTX
                  -
                                                        IM                                                                                                                                                                                                                                                                          -

                                                                                                                                                                                                                                                                                                   A=4               RSN

                                                   RING RF                                                                                                                                                                                                                                                              IM       ZRX
                                                                                                                                                                                                                                                                                                                       1000
                                                                                                                                                                                                                                                                                                                                                 +
                                                                                                                                                                                                                                                                                                                                             VRX

                                                                                                                                                                                                                                                                                                                                             -

                                                                                                      FIGURE 16. SIMPLIFIED AC TRANSMISSION CIRCUIT

The value of RSG should be calculated to allow maximum                                                                                                                                                                                                              (AC) Transmission Path
loop length operation. This requires that the saturation guard
                                                                                                                                                                                                                                                                    SLIC in the Active Mode
reference voltage be set as high as possible without clipping

the incoming or outgoing VF signal. A voltage margin of -4V                                                                                                                                                                                                         Figure 16 shows a simplified AC transmission model. Circuit
                                                                                                                                                                                                                                                                    analysis yields the following design equations:
on tip and -4V on ring, for a total of -8V margin, is

recommended as a general guideline. The value of RSG is                                                                                                                                                                                                             VTR = VTX + IM � 2RF                                                            (EQ. 9)
calculated using Equation 6:

                                                                                                                                                                                                                                                                    V-----T---X-- + -V----R----X-- = ----I--M------
       -(---V-----B----A-----T------�-----V----M-----A-----R-----)---�--------1---5--+---�--(-----R1--------0-D-----5----C-----6-----1--0------0--+------R----R-----L---D----------C----------2--------)------�-----1---6---.--6---6----V---                         ZT ZRX 1000
                                                                                                                                                                                                                                                                    VTR = EG � IM � ZL                                                 (EQ. 10)
RSG=                                                                                                                                                                                                                                          �  17300                                                                                 (EQ. 11)
                                                                                                                                                                                                                                                
                                                                                                                                                                                                                                                
                                                                                                                                                                                                                                                

                                                                                                                                                                                                                                                 (EQ. 6)

where:                                                                                                                                                                                                                                                              where:

VBAT = Battery voltage.                                                                                                                                                                                                                                             VTR = Is the AC metallic voltage between tip and ring,
                                                                                                                                                                                                                                                                    including the voltage drop across the fuse resistors RF.
VMAR = Voltage Margin. Recommended value of -8V to
allow a maximum overload level of 3.1V peak.                                                                                                                                                                                                                        VTX = Is the AC metallic voltage. Either at the ground
                                                                                                                                                                                                                                                                    referenced 4-wire side or the SLIC tip and ring terminals.

For on-hook transmission RL = , Equation 6 reduces to:                                                                                                                                                                                                              IM = Is the AC metallic current.
                                                                                                                                                                                                                                                                    RF = Is a fuse resistor.
RSG = --V----B----A----T------�----5-V----M�----1-A---0-R--5---�----1----6---.--6---6----V-- � 17300                                                                                                                                             (EQ. 7)            ZT = Is used to set the SLIC's 2-wire impedance.
                                                                                                                                                                                                                                                                    VRX = Is the analog ground referenced receive signal.
SLIC in the Standby Mode                                                                                                                                                                                                                                            ZRX = Is used to set the 4-wire to 2-wire gain.
                                                                                                                                                                                                                                                                    EG = Is the AC open circuit voltage.
Overall system power is saved by configuring the SLIC in the                                                                                                                                                                                                        ZL = Is the line impedance.
standby state when not in use. In the standby state the tip and                                                                                                                                                                                                     (AC) 2-Wire Impedance
ring amplifiers are disabled and internal resistors are connected                                                                                                                                                                                                   The AC 2-wire impedance (ZTR) is the impedance looking
between tip to ground and ring to VBAT. This connection                                                                                                                                                                                                             into the SLIC, including the fuse resistors, and is calculated
enables a loop current to flow when the phone goes off-hook.                                                                                                                                                                                                        as follows:
The loop current detector then detects this current and the SLIC
is configured in the active mode for voice transmission. The
loop current in standby state is calculated as follows:

IL  R--V---L-B----+A----T1----8--�-0---0-3----V--                                                                                                                                                                                                (EQ. 8)

where:                                                                                                                                                                                                                                                              Let VRX = 0. Then from Equation 10

IL = Loop current in the standby state.                                                                                                                                                                                                                             VTX  =  ZT  �  ----I--M------                                      (EQ. 12)
RL = Loop resistance.                                                                                                                                                                                                                                                              1000
VBAT = Battery voltage.

                                                        10
                                                                                                                  HC5523

ZTR is defined as:                                                                                                          Transhybrid Circuit

ZTR  =     V-----T---R---                                                                                         (EQ. 13)  The purpose of the transhybrid circuit is to remove the
            IM                                                                                                    (EQ. 14)  receive signal (VRX) from the transmit signal (VTX), thereby
                                                                                                                            preventing an echo on the transmit side. This is
Substituting in Equation 9 for VTR                                                                                          accomplished by using an external op amp (usually part of
                                                                                                                            the CODEC) and by the inversion of the signal from the
ZTR  =     V-----T---X-- + 2----R-----F-----�----I--M---                                                                    4-wire receive port (RSN) to the 4-wire transmit port (VTX).
              IM                    IM                                                                                      Figure 17 shows the transhybrid circuit. The input signal will
                                                                                                                            be subtracted from the output signal if I1 equals I2. Node
Substituting in Equation 12 for VTX                                                                                         analysis yields the following equation:

ZTR     =  ----Z----T----     +  2  RF                                                                            (EQ. 15)
           1000
                                                                                                                            -V----T----X-- + -V----R----X--  =  0                                                                                                 (EQ. 21)
                                                                                                                            RTX ZB
Therefore
                                                                                                                  (EQ. 16)  The value of ZB is then
ZT = 1000 � (ZTR � 2RF)

Equation 16 can now be used to match the SLIC's                                                                             ZB  =  �RTX                      �  V-----R----X--                                                                                    (EQ. 22)
impedance to any known line impedance (ZTR).                                                                                                                    VTX

Example:                                                                                                                    Where VRX/VTX equals 1/ A4-4

Calculate ZT to make ZTR = 600 in series with 2.16�F.                                                                       Therefore
RF = 20.
                                                                                                                                                                                -1-------Z0------0--T-----Z-0----L--+---+--2---2R----R-F---F--+----Z----L--
     =                     �             +  -j-------�----2----.-1---1-6----�-----1---0----�--6--    �     �  20            ZB  =  RTX  �                    Z----R-----X-  �                                                                                     (EQ. 23)
                                                                                                                                                              ZT
ZT      1000                    600                                                                     2

ZT = 560k in series with 2.16nF                                                                                             Example:
                                                                                                                            Given: RTX = 20k, ZRX = 280k, ZT = 562k (standard
(AC) 2-Wire to 4-Wire Gain                                                                                                  value), RF = 20 and Z = 600
The 2-wire to 4-wire gain is equal to VTX/ VTR
                                                                                                                            The value of ZB = 18.7k
From Equations 9 and 10 with VRX = 0

              -V----T---X---        Z----T-----/Z---1-T--0---/0---1-0--0--+-0----02----R-----F-                   (EQ. 17)                                                                                                                                   RFB
              VTR
A2 � 4  =                       =

                                                                                                                                                                                          I2

                                                                                                                                                                VTX                 RTX

(AC) 4-Wire to 2-Wire Gain                                                                                                                                                                                                                                    -

The 4-wire to 2-wire gain is equal to VTR/VRX                                                                                                                                             I1                                                                  +
                                                                                                                                                                                                ZB                                                                              +
From Equations 9, 10 and 11 with EG = 0
                                                                                                                                                                                                                                                                            VTX
A4 � 2     =  -V----T----R--     =  �---Z----T---         �  -------------------Z----L---------------------                 HC5523                                              ZT
              VRX                    ZRX                                                                                                                                                                                                                                   -
                                                             ----Z----T----  +  2                RF  +  ZL        (EQ. 18)
                                                             1000                                                                                                                                                                                                +
                                                                                                                                                                                                                                                             VRX
For applications where the 2-wire impedance (ZTR,                                                                                                               RSN
Equation 15) is chosen to equal the line impedance (ZL), the                                                                                                                         ZRX                                                                        -
expression for A4-2 simplifies to:
                                                                                                                                                                                                                                                             CODEC/
        =     �  ---Z----T---    �  1--                                                                           (EQ. 19)                                                                                                                                   FILTER
                 ZRX                2
A4 � 2

(AC) 4-Wire to 4-Wire Gain                                                                                                                    FIGURE 17. TRANSHYBRID CIRCUIT

The 4-wire to 4-wire gain is equal to VTX/VRX                                                                               Supervisory Functions

From Equations 9, 10 and 11 with EG = 0                                                                                     The loop current, ground key and the ring trip detector
                                                                                                                            outputs are multiplexed to a single logic output pin called
A4 � 4  =     -V----T----X--    =   �---Z----T--- � -----------Z---L-----+-----2----R----F------------            (EQ. 20)  DET. See Table 1 to determine the active detector for a
              VRX                        ZRX                 ----Z---T-----                                                 given logic input. For further discussion of the logic circuitry
                                                             1000            +  2                RF  +  ZL                  see section titled "Digital Logic Inputs".

                                                                             11
                                                              HC5523

Before proceeding with an explanation of the loop current           RD pin and through resistor RD to VEE. The value of IRD is
detector, ground key detector and later the longitudinal            equal to:
impedance, it is important to understand the difference
between a "metallic" and "longitudinal" loop currents. Figure 18    IRD  =  --I--T----I-P-----�-----I--R----I--N----G----  =   ---I--L----                                     (EQ. 24)
illustrates 3 different types of loop current encountered.                        600                                          300

Case 1 illustrates the metallic loop current. The definition of     The IRD current results in a voltage drop across RD that is
a metallic loop current is when equal currents flow out of tip      compared to an internal 1.25V reference voltage. When the
and into ring. Loop current is a metallic current.
                                                                    voltage drop across RD exceeds 1.25V, and the logic is
Cases 2 and 3 illustrate the longitudinal loop current. The         configured for loop current detection, the DET pin goes low.
definition of a longitudinal loop current is a common mode
current, that flows either out of or into tip and ring              The hysteresis resistor RH adds an additional voltage
simultaneously. Longitudinal currents in the on-hook state          effectively across RD, causing the on-hook to off-hook
result in equal currents flowing through the sense resistors R1     threshold to be slightly higher than the off-hook to on-hook
and R2 (Figure 18). And longitudinal currents in the off-hook
state result in unequal currents flowing through the sense          threshold.
resistors R1 and R2. Notice that for case 2, longitudinal currents
flowing away from the SLIC, the current through R1 is the           Taking into account the hysteresis voltage, the typical value
metallic loop current plus the longitudinal current; whereas the
current through R2 is the metallic loop current minus the           of RD for the on-hook to off-hook condition is:
longitudinal current. Longitudinal currents are generated when
the phone line is influenced by magnetic fields (e.g., power        RD   =  ---------------------------------4---6----5----------------------------------                      (EQ. 25)
lines).                                                                     ION � HOOK to OFF � HOOK

Loop Current Detector                                               Taking into account the hysteresis voltage, the typical value

Figure 18 shows a simplified schematic of the loop current          of RD for the off-hook to on-hook condition is:
and ground key detectors. The loop current detector works
by sensing the metallic current flowing through resistors R1        RD   =  ---------------------------------3---7----5----------------------------------                      (EQ. 26)
and R2. This results in a current (IRD) out of the                          IOFF � HOOK to ON � HOOK
transconductance amplifier (gm1) that is equal to the product
of gm1 and the metallic loop current. IRD then flows out the        A filter capacitor (CD) in parallel with RD will improve the
                                                                    accuracy of the trip point in a noisy environment. The value
Ground Key Detector
                                                                    of this capacitor is calculated using the following Equation:

                                                                    CD   =  ---T----                                                                                           (EQ. 27)
                                                                            RD

                                                                    where: T = 0.5ms

                                                                                      gm1(IMETALLIC)                                                                   RD

                                                        +-                                                                                  RH

                              TIP                                                           CURRENT                                                                    IRD RD        CD
                                                 R1                                               LOOP
                                                                                                                                                           +-+
                                                                                      COMPARATOR                                                                    -

                                                                    gm1               gm2(ITIP - IRING)                                                         VREF            VEE
                                                                                                                                                               1.25V        -5V

                                                                    gm2

                                            R2                                        IGK

                              RING                     -            RH

ORDERING INFORMATION                                       +                 +-                                            D2

CASE 1     CASE 2             CASE 3     HC5523                     GROUND            D1                                   I1
                                                                    KEY

IMETALLIC  ILONGITUDINAL  ILONGITUDINAL                             COMPARATOR

                                 

IMETALLIC  ILONGITUDINAL  ILONGITUDINAL                                               DIGITAL MULTIPLEXER                                                              DET

                                 

                              FIGURE 18. LOOP CURRENT AND GROUND KEY DETECTORS

                          12
    HC5523

A simplified schematic of the ground key detector is shown              RRT       R3CRT  R1
in Figure 18. Ground key, is the process in which the ring                                       DT
terminal is shorted to ground for the purpose of signaling an                                                    DET
Operator or seizing a phone line (between the Central Office                                            -
and a Private Branch Exchange). The Ground Key detector
is activated when unequal current flow through resistors R1                                                 +
and R2. This results in a current (IGK) out of the
transconductance amplifier (gm2) that is equal to the product                                   DR
of gm2 and the differential (ITIP -IRING) loop current. If IGK is
less than the internal current source (I1), then diode D1 is on              TIP  R4     R2           RING TRIP
and the output of the ground key comparator is low. If IGK is                                      COMPARATOR
greater than the internal current source (I1), then diode D2 is
on and the output of the ground key comparator is high. With                      ERG
the output of the ground key comparator high, and the logic
configured for ground key detect, the DET pin goes low. The                 RING         VBAT
ground key detector has a built in hysteresis of typically 5mA                            RINGRLY
between its trigger and reset values.                                    RING
                                                                        RELAY                      HC5523
Ring Trip Detector
                                                                          FIGURE 19. RING TRIP CIRCUIT FOR BATTERY BACKED
Ring trip detection is accomplished with the internal ring trip                             RINGING
comparator and the external circuitry shown in Figure 19.
The process of ring trip is initiated when the logic input pins         Longitudinal Impedance
are in the following states: E0 = 0, E1 = 1/0, C1 = 1 and
C2 = 0. This logic condition connects the ring trip                     The feedback loop described in Figure 20(A, B) realizes the
comparator to the DET output, and causes the Ringrly pin to             desired longitudinal impedances from tip to ground and from
energize the ring relay. The ring relay connects the tip and            ring to ground. Nominal longitudinal impedance is resistive
ring of the phone to the external circuitry in Figure 19. When          and in the order of 22.
the phone is on-hook the DT pin is more positive than the
DR pin and the DET output is high. For off-hook conditions              In the presence of longitudinal currents this circuit attenuates
DR is more positive than DT and DET goes low. When DET                  the voltages that would otherwise appear at the tip and ring
goes low, indicating that the phone has gone off-hook, the              terminals, to levels well within the common mode range of
SLIC is commanded by the logic inputs to go into the active             the SLIC. In fact, longitudinal currents may exceed the
state. In the active state, tip and ring are once again                 programmed DC loop current without disturbing the SLIC's
connected to the phone and normal operation ensues.                     VF transmission capabilities.

Figure 19 illustrates battery backed unbalanced ring injected           The function of this circuit is to maintain the tip and ring
ringing. For tip injected ringing just reverse the leads to the         voltages symmetrically around VBAT/2, in the presence of
phone. The ringing source could also be balanced.                       longitudinal currents. The differential transconductance
                                                                        amplifiers GT and GR accomplish this by sourcing or sinking
NOTE: The DET output will toggle at 20Hz because the DT input is        the required current to maintain VC at VBAT/2.
not completely filtered by CRT. Software can examine the duty cycle
and determine if the DET pin is low for more that half the time, if so  When a longitudinal current is injected onto the tip and ring
the off-hook condition is indicated.                                    inputs, the voltage at VC moves from it's equilibrium value
                                                                        VBAT/2. When VC changes by the amount DVC, this change
                                                                        appears between the input terminals of the differential
                                                                        transconductance amplifiers GT and GR. The output of GT
                                                                        and GR are the differential currents I1 and I2, which in turn
                                                                        feed the differential inputs of current sources IT and IR
                                                                        respectively. IT and IR have current gains of 250 single
                                                                        ended and 500 differentially, thus leading to a change in IT
                                                                        and IR that is equal to 500(I) and 500(I2).

                                                                        The circuit shown in Figure 20(B) illustrates the tip side of
                                                                        the longitudinal network. The advantages of a differential
                                                                        input current source are: improved noise since the noise due
                                                                        to current source 2IO is now correlated, power savings due
                                                                        to differential current gain and minimized offset error at the
                                                                        Operational Amplifier inputs via the two 5k resistors.

13
                                                                HC5523

Digital Logic Inputs                                                    A combination of the control pins C1 and C2 is used to select
                                                                        1 of the 4 possible operating states. A description of each
Table 1 is the logic truth table for the TTL compatible logic           operating state and the control logic follow:
input pins. The HC5523 has two enable inputs pins (E0, E1)
and two control inputs pins (C1, C2).                                   Open Circuit State (C1 = 0, C2 = 0)
                                                                        In this state the SLIC is effectively off. All detectors and both
The enable pin E0 is used to enable or disable the DET                  the tip and ring line drive amplifiers are powered down,
output pin. The DET pin is enabled if E0 is at a logic level 0          presenting a high impedance to the line. Power dissipation is
and disabled if E0 is at a logic level 1.                               at a minimum.

The enable pin E1 gates the ground key detector to the DET                                                                 TIP CURRENT SOURCE
output with a logic level 0, and gates the loop or ring trip                                                           WITH DIFFERENTIAL INPUTS
detector to the DET output with a logic level 1.
                                                                                                                                 20
       ILONG                                                                                TIP

              ILONG                  IT                                                                                     5k 5k

                      TIP                                                                                                             -

                   +             I1                                 I1                                                                                 +

              VT-

                                                           GT
                      RLARGE

                           VC +                                     VBAT/2        RLARGE                                                          I1           I1
                                                                               VC
                              -
                                                                                 RLARGE
                                                                    GR      RING                                                                                                   VBAT/2

           ILONG      RLARGE                                                                                                                                         2I0

                                 I2                                 I2                                                                                                                 GT
                                                                                                                                                     TIP DIFFERENTIAL
ILONG             +   RING           IR                                                                                                           TRANSCONDUCTANCE
                        HC5523
              VR-                                                                                                                                         AMPLIFIER

              FIGURE 20A.                                                                                                                         FIGURE 20B.
                     FIGURE 20. LONGITUDINAL IMPEDANCE NETWORK

Active State (C1 = 0, C2 = 1)                                           AC Transmission Circuit Stability

The tip output is capable of sourcing loop current and for open         To ensure stability of the AC transmission feedback loop two
circuit conditions is about -4V from ground. The ring output is         compensation capacitors CTC and CRC are required.
capable of sinking loop current and for open circuit conditions is      Figure 21 (Application Circuit) illustrates their use.
about VBAT +4V. VF signal transmission is normal. The loop              Recommended value is 2200pF.
current and ground key detectors are both active, E0 and E1
determine which detector is gated to the DET output.                    AC-DC Separation Capacitor, CHP

Ringing State (C1 = 1, C2 = 0)                                          The high pass filter capacitor connected between pins HPT

The ring relay driver and the ring trip detector are activated.         and HPR provides the separation between circuits sensing
Both the tip and ring line drive amplifiers are powered down.
Both tip and ring are disconnected from the line via the                tip to ring DC conditions and circuits processing AC signals.
external ring relay.
                                                                        A 10nf CHP will position the low end frequency response
Standby State (C1 = 1, C2 = 1)                                          3dB break point at 48Hz. Where:

Both the tip and ring line drive amplifiers are powered down.           f3dB = (---2-----�---------�----R-----1H----P-----�----C-----H----P----)                                           (EQ. 28)
Internal resistors are connected between tip to ground and
ring to VBAT to allow loop current detect in an off-hook                where RHP = 330k
condition. The loop current and ground key detectors are
both active, E0 and E1 determine which detector is gated to             Thermal Shutdown Protection
the DET output.
                                                                        The HC5523's thermal shutdown protection is invoked if a
                                                                        fault condition on the tip or ring causes the temperature of
                                                                        the die to exceed 160oC. If this happens, the SLIC goes into
                                                                        a high impedance state and will remain there until the

       14
                                                         HC5523

temperature of the die cools down by about 20oC. The SLIC         Positive transients on tip or ring are clamped to within a
will return back to its normal operating mode, providing the      couple of volts above ground via diodes D1 and D2. Under
fault condition has been removed.                                 normal operating conditions D1 and D2 are reverse biased
                                                                  and out of the circuit.
Surge Voltage Protection
                                                                  Negative transients on tip and ring are clamped to within a
The HC5523 must be protected against surge voltages and           couple of volts below ground via diodes D3 and D4 with the
power crosses. Refer to "Maximum Ratings" TIPX and                help of a Surgector. The Surgector is required to block
RINGX terminals for maximum allowable transient tip and           conduction through diodes D3 and D4 under normal
ring voltages. The protection circuit shown in Figure 21          operating conditions and allows negative surges to be
utilizes diodes together with a clamping device to protect tip    returned to system ground.
and ring against high voltage transients.

SLIC Operating States

                                   TABLE 1. LOGIC TRUTH TABLE

E0  E1  C1             C2  SLIC OPERATING STATE                   ACTIVE DETECTOR               DET OUTPUT
                                                                                         Logic Level High
0   0   0              0   Open Circuit                           No Active Detector     Ground Key Status
                                                                                         Logic Level High
0   0   0              1   Active                                 Ground Key Detector    Ground Key Status

0   0   1              0   Ringing                                No Active Detector

0   0   1              1   Standby                                Ground Key Detector

0   1   0              0   Open Circuit                           No Active Detector     Logic Level High
                                                                  Loop Current Detector  Loop Current Status
0   1   0              1   Active                                 Ring Trip Detector     Ring Trip Status
                                                                  Loop Current Detector  Loop Current Status
0   1   1              0   Ringing

0   1   1              1   Standby

1   0   0              0   Open Circuit                             No Active Detector

1   0   0              1   Active                                   Ground Key Detector

1   0   1              0   Ringing                                  No Active Detector

1   0   1              1   Standby                                  Ground Key Detector

1   1   0              0   Open Circuit                                                                                      Logic Level High

1   1   0              1   Active                                   No Active Detector

1   1   1              0   Ringing                                  Loop Current Detector

1   1   1              1   Standby                                  Ring Trip Detector

The fuse resistors (RF) serve a dual purpose of being               Loop Current Detector
nondestructive power dissipaters during surge and fuses
                                                                  The analog and digital grounds should be tied together at the
when the line in exposed to a power cross.                        device.

Power-Up Sequence                                                 Notes

The HC5523 has no required power-up sequence. This is a            2. Overload Level (Two-Wire port) - The overload level is speci-
result of the Dielectrically Isolated (DI) process used in the         fied at the 2-wire port (VTR0) with the signal source at the 4-wire
fabrication of the part. By using the DI process, care is no           receive port (ERX). IDCMET = 30mA, RSG = 4k, increase the
longer required to insure that the substrate be kept at the            amplitude of ERX until 1% THD is measured at VTRO. Refer-
most negative potential as with junction isolated ICs.                 ence Figure 1.

Printed Circuit Board Layout                                       3. Longitudinal Impedance - The longitudinal impedance is
                                                                       computed using the following equations, where TIP and RING
Care in the printed circuit board layout is essential for proper       voltages are referenced to ground. LZT, LZR, VT, VR, AR and
operation. All connections to the RSN pin should be made as            AT are defined in Figure 2.
close to the device pin as possible, to limit the interference         (TIP) LZT = VT/AT
that might be injected into the RSN terminal. It is good               (RING) LZR = VR/AR
practice to surround the RSN pin with a ground plane.                  where: EL = 1VRMS (0Hz to 100Hz)

                                                                   4. Longitudinal Current Limit (Off-Hook Active) - Off-Hook
                                                                       (Active, C1 = 1, C2 = 0) longitudinal current limit is determined
                                                                       by increasing the amplitude of EL (Figure 3A) until the 2-wire

            15
    HC5523

     longitudinal balance drops below 45dB. DET pin remains low              3.4kHz and compare to 1kHz reading.
     (no false detection).
                                                                             VTR and ERX are defined in Figure 9.
5. Longitudinal Current Limit (On-Hook Standby) - On-Hook
     (Active, C1 = 1, C2 = 1) longitudinal current limit is determined  18. Four-Wire to Four-Wire Frequency Response - The 4-wire
     by increasing the amplitude of EL (Figure 3B) until the 2-wire          to 4-wire frequency response is measured with respect to ERX
     longitudinal balance drops below 45dB. DET pin remains high             = 0dBm at 1.0kHz, EG = 0V, IDCMET = 23mA. The frequency
     (no false detection).                                                   response is computed using the following equation:

6. Longitudinal to Metallic Balance - The longitudinal to metal-            F4-4 = 20 � log (VTX/ERX), vary frequency from 300Hz to
     lic balance is computed using the following equation:                   3.4kHz and compare to 1kHz reading.
     BLME = 20 � log (EL/VTR), where: EL and VTR are defined in
     Figure 4.                                                               VTX and ERX are defined in Figure 9.

7. Metallic to Longitudinal FCC Part 68, Para 68.310 - The             19. Two-Wire to Four-Wire Insertion Loss - The 2-wire to 4-wire
     metallic to longitudinal balance is defined in this spec.               insertion loss is measured with respect to EG = 0dBm at 1.0kHz
                                                                             input signal, ERX = 0, IDCMET = 23mA and is computed using
8. Longitudinal to Four-Wire Balance - The longitudinal to 4-wire           the following equation:
     balance is computed using the following equation:
     BLFE = 20 � log (EL/VTX),: EL and VTX are defined in Figure 4.          L2-4 = 20 � log (VTX/VTR)

9. Metallic to Longitudinal Balance - The metallic to longitudi-            where: VTX, VTR, and EG are defined in Figure 9. (Note: The
     nal balance is computed using the following equation:                   fuse resistors, RF, impact the insertion loss. The specified
     BMLE = 20 � log (ETR/VL), ERX = 0                                       insertion loss is for RF = 0).

     where: ETR, VL and ERX are defined in Figure 5.                    20. Four-Wire to Two-Wire Insertion Loss - The 4-wire to 2-wire
                                                                             insertion loss is measured based upon ERX = 0dBm, 1.0kHz
10. Four-Wire to Longitudinal Balance - The 4-wire to longitudi-             input signal, EG = 0, IDCMET = 23mA and is computed using
     nal balance is computed using the following equation:                   the following equation:
     BFLE = 20 � log (ERX/VL), ETR = source is removed.
                                                                             L4-2 = 20 � log (VTR/ERX)
     where: ERX, VL and ETR are defined in Figure 5.                         where: VTR and ERX are defined in Figure 9.

11. Two-Wire Return Loss - The 2-wire return loss is computed           21. Two-Wire to Four-Wire Gain Tracking - The 2-wire to 4-wire
     using the following equation:                                           gain tracking is referenced to measurements taken for EG =
     r = -20 � log (2VM/VS)                                                  -10dBm, 1.0kHz signal, ERX = 0, IDCMET = 23mA and is com-
                                                                             puted using the following equation.
     where: ZD = The desired impedance; e.g., the characteristic
     impedance of the line, nominally 600. (Reference Figure 6).             G2-4 = 20 � log (VTX/VTR) vary amplitude -40dBm to +3dBm, or
                                                                             -55dBm to -40dBm and compare to -10dBm reading.
12. Overload Level (4-Wire port) - The overload level is specified
     at the 4-wire transmit port (VTXO) with the signal source (EG) at       VTX and VTR are defined in Figure 9.
     the 2-wire port, IDCMET = 23mA, ZL = 20k, RSG = 4k (Refer-
     ence Figure 7). Increase the amplitude of EG until 1% THD is       22. Four-Wire to Two-Wire Gain Tracking - The 4-wire to 2-wire
     measured at VTXO. Note that the gain from the 2-wire port to            gain tracking is referenced to measurements taken for ERX =
     the 4-wire port is equal to 1.                                          -10dBm, 1.0kHz signal, EG = 0, IDCMET = 23mA and is com-
                                                                             puted using the following equation:
13. Output Offset Voltage - The output offset voltage is specified
                                                                             G4-2 = 20 � log (VTR/ERX) vary amplitude -40dBm to +3dBm, or
     with the following conditions: EG = 0, IDCMET = 23mA, ZL =              -55dBm to -40dBm and compare to -10dBm reading.

     and is measured at VTX. EG, IDCMET, VTX and ZL are defined              VTR and ERX are defined in Figure 9. The level is specified at
     in Figure 7. Note: IDCMET is established with a series 600              the 4-wire receive port and referenced to a 600 impedance
     resistor between tip and ring.                                          level.

14. Two-Wire to Four-Wire (Metallic to VTX) Voltage Gain - The          23. Two-Wire Idle Channel Noise - The 2-wire idle channel noise
     2-wire to 4-wire (metallic to VTX) voltage gain is computed             at VTR is specified with the 2-wire port terminated in 600 (RL)
     using the following equation.                                           and with the 4-wire receive port grounded (Reference Figure
                                                                             10).
     G2-4 = (VTX/VTR), EG = 0dBm0, VTX, VTR, and EG are defined
     in Figure 7.                                                       24. Four-Wire Idle Channel Noise - The 4-wire idle channel noise
                                                                             at VTX is specified with the 2-wire port terminated in 600 (RL).
15. Current Gain RSN to Metallic - The current gain RSN to                   The noise specification is with respect to a 600 impedance
     Metallic is computed using the following equation:                      level at VTX. The 4-wire receive port is grounded (Reference
                                                                             Figure 10).
K = IM [(RDC1 + RDC2)/(VRDC - VRSN)] K, IM, RDC1, RDC2, VRDC
     and VRSN are defined in Figure 8.                                  25. Harmonic Distortion (2-Wire to 4-Wire) - The harmonic dis-
                                                                             tortion is measured with the following conditions. EG = 0dBm at
16. Two-Wire to Four-Wire Frequency Response - The 2-wire to                 1kHz, IDCMET = 23mA. Measurement taken at VTX. (Reference
     4-wire frequency response is measured with respect to                   Figure 7).
     EG = 0dBm at 1.0kHz, ERX = 0V, IDCMET = 23mA. The fre-
     quency response is computed using the following equation:          26. Harmonic Distortion (4-Wire to 2-Wire) - The harmonic dis-
     F2-4 = 20 � log (VTX/VTR), vary frequency from 300Hz to                 tortion is measured with the following conditions. ERX = 0dBm0.
     3.4kHz and compare to 1kHz reading.                                     Vary frequency between 300Hz and 3.4kHz, IDCMET = 23mA.
                                                                             Measurement taken at VTR. (Reference Figure 9).
     VTX, VTR, and EG are defined in Figure 9.
                                                                        27. Constant Loop Current - The constant loop current is calcu-
17. Four-Wire to Two-Wire Frequency Response - The 4-wire to                 lated using the following equation:
     2-wire frequency response is measured with respect to ERX =
     0dBm at 1.0kHz, EG = 0V, IDCMET = 23mA. The frequency                   IL = 2500 / (RDC1 + RDC2)
     response is computed using the following equation:
     F4-2 = 20 � log (VTR/ERX), vary frequency from 300Hz to            28. Standby State Loop Current - The standby state loop current
                                                                             is calculated using the following equation:

16
                                                           HC5523

     IL = [|VBAT| - 3] / [RL +1800], TA = 25oC
29. Ground Key Detector - (TRIGGER) Increase the input current

     to 8mA and verify that DET goes low.
     (RESET) Decrease the input current from 17mA to 3mA and
     verify that DET goes high.
     (Hysteresis) Compare difference between trigger and reset.
30. Power Supply Rejection Ratio - Inject a 100mVRMS signal
     (50Hz to 4kHz) on VBAT, VCC and VEE supplies. PSRR is com-
     puted using the following equation:
     PSRR = 20 � log (VTX/VIN). VTX and VIN are defined in Figure
     12.

                                      17
                                                        HC5523

Pin Descriptions

PLCC    PDIP  SYMBOL                                            DESCRIPTION
   1
   2      7   RINGSENS Internally connected to output of RING power amplifier.
   4      8          E
   5      9
   6     10   BGND    Battery Ground - To be connected to zero potential. All loop current and longitudinal current flow from this ground.
   7     11           Internally separate from AGND but it is recommended that it is connected to the same potential as AGND.
   8     12
   9     13   VCC     +5V power supply.
  11     14
              RINGRLY Ring relay driver output.
  12     15
  13     16   VBAT    Battery supply voltage, -24V to -56V.
              RSG
               E1     Saturation guard programming resistor pin.

                      TTL compatible logic input. The logic state of E1 in conjunction with the logic state of C1 determines which detector
                      is gated to the DET output.

              E0      TTL compatible logic input. Enables the DET output when set to logic level zero and disables DET output when

                      set to a logic level one.

              DET     Detector output. TTL compatible logic output. A zero logic level indicates that the selected detector was triggered
               C2     (see Truth Table for selection of Ground Key detector, Loop Current detector or the Ring Trip detector). The DET
                      output is an open collector with an internal pull-up of approximately 15k to VCC.

                      TTL compatible logic input. The logic states of C1 and C2 determine the operating states (Open Circuit, Active,
                      Ringing or Standby) of the SLIC.

              C1      TTL compatible logic input. The logic states of C1 and C2 determine the operating states (Open Circuit, Active,

                      Ringing or Standby) of the SLIC.

14      17    RDC     DC feed current programming resistor pin. Constant current feed is programmed by resistors RDC1 and RDC2
                      connected in series from this pin to the receive summing node (RSN). The resistor junction point is decoupled to

                      AGND to isolate the AC signal components.

15      18    AGND    Analog ground.
               RSN
16      19            Receive Summing Node. The AC and DC current flowing into this pin establishes the metallic loop current that
               VEE    flows between tip and ring. The magnitude of the metallic loop current is 1000 times greater than the current into
18      20     VTX    the RSN pin. The constant current programming resistors and the networks for program receive gain and 2-wire
               HPR    impedance all connect to this pin.
19      21     HPT
                RD    -5V power supply.
20      22      DT
                DR    Transmit audio output. This output is equivalent to the TIP to RING metallic voltage. The network for programming
21      1             the 2-wire input impedance connects between this pin and RSN.

22      2             RING side of AC/DC separation capacitor CHP. CHP is required to properly separate the ring AC current from the
                      DC loop current. The other end of CHP is connected to HPT.
23      3
                      TIP side of AC/DC separation capacitor CHP. CHP is required to properly separate the tip AC current from the DC
25      4             loop current. The other end of CHP is connected to HPR.

                      Loop current programming resistor. Resistor RD sets the trigger level for the loop current detect circuit. A filter
                      capacitor CD is also connected between this pin and VEE.

                      Input to ring trip comparator. Ring trip detection is accomplished by connecting an external network to a
                      comparator in the SLIC with inputs DT and DR.

                      Input to ring trip comparator. Ring trip detection is accomplished by connecting an external network to a
                      comparator in the SLIC with inputs DT and DR.

26            TIPSENSE Internally connected to output of tip power amplifier.
                 TIPX Output of tip power amplifier.
27      5

28      6     RINGX Output of ring power amplifier.

3, 10,        N/C     No internal connection.
17, 24

                      18
                                                                          HC5523

Pinouts

                HC5523 (PLCC)                                                                    HC5523 (PDIP)
                   TOP VIEW                                                                         TOP VIEW

                VCC                                                                      HPT 1   22 HPR
                      N/C                                                                 RD 2   21 VTX
                             BGND                                                          DT 3  20 VEE
                                    RINGSENSE                                             DR 4   19 RSN
                                          RINGX                                                  18 AGND
                                                 TIPX                                   TIPX 5   17 RDC
                                                        TIPSENSE                     RINGX 6     16 C1
                                                                                      BGND 7     15 C2
                4 3 2 1 28 27 26                                                                 14 DET
                                                                                         VCC 8   13 E0
RINGRLY 5                                                         25 DR           RINGRLY 9      12 E1
      VBAT 6                                                      24 N/C
       RSG 7                                                      23 DT                 VBAT 10
         E1 8                                                     22 RD                  RSG 11
         E0 9                                                     21 HPT
        N/C 10                                                    20 HPR
       DET 11                                                     19 VTX

                12 13 14 15 16 17 18

                C2
                      C1
                             RDC
                                    AGND
                                          RSN
                                                 N/C
                                                        VEE

                19
                                                         HC5523

Application Circuit

RRT                   CRT     R1                                  CHP (NOTE 32)

     R3                                         RD                                                                           RFB
                                            -5V                                                                              U2
                                                         21 HPT     U1    HPR 20
                                                                           VTX 19                                             +-
                      R4      R2                                           VEE 18            RTX
                                                                          RSN 16                                            CODEC/FILTER
                           VBAT                          22 RD          AGND 15      -5V RT       RB
                                                         23 DT
                                                                           RDC 14
                                                                             C1 13           RRX
                                                                             C2 12
     PTC              RF1                                25 DR
                 TIP                                                       DET 11
                                                         27 TIPX              EO 9           RDC1
     PTC                                                                       E1 8
              RING    D3                D1  CTC

     RINGING                                             2 BGND
(VBAT + 90VRMS)
                           NOTE 31                                                   RDC2    CDC

                      D4                    CRC          4 VCC

                                        D2

                      RF2 Surgector         VBAT         28 RINGX
                                                         6 VBAT
                           K        A

                              G                     RSG  5 RINGRLY
                                D5                       7 RSG

                      +5V     RELAY         -5V

                      OR

                      12V

                                    D6

         U1 SLIC (Subscriber Line Interface Circuit)                   R1, R3 200k, 5%, 1/4W
               HC5526                                                        R2 910k, 5%, 1/4W
                                                                             R4 1.2M, 5%, 1/4W
         U2 Combination CODEC/Filter e.g.                                   RB 18.7k,1%, 1/4W
               CD22354A or Programmable CODEC/                              RD 39k, 5%, 1/4W
               Filter, e.g. SLAC
                                                                RDC1, RDC2 41.2k, 5%, 1/4W
       CDC 1.5�F, 20%, 10V                                                 RFB 20.0k, 1%, 1/4W
       CHP 10nF, 20%, 100V (Note 2)                                        RRX 280k, 1%, 1/4W
       CRT 0.39�F, 20%, 100V                                                 RT 562k, 1%, 1/4W
CTC, CRC 2200pF, 20%, 100V                                                 RTX 20k, 1%, 1/4W
     Relay Relay, 2C Contacts, 5V or 12V Coil                              RRT 150, 5%, 2W
                                                                          RSG VBAT = -28V, RSG =
   D1 - D5 IN4007 Diode                                                           VBAT = -48V, RSG = 21.4k, 1/4W 5%
Surgector SGT27S10

       PTC Polyswitch TR600-150

         D6 Diode, 1N4454
RF1, RF2 Line Resistor, 20, 1% Match, 2 W

               Carbon column resistor or thick film on
               ceramic

NOTES:
31. It is recommended that the anodes of D3 and D4 be shorted to ground through a battery referenced surgector (SGT27S10).
32. To meet the specified 25dB 2-wire return loss at 200Hz, CHP needs to be 20nF, 20%, 100V.

                                                                        FIGURE 21. APPLICATION CIRCUIT

                      20
                                                                               HC5523

Plastic Leaded Chip Carrier Packages (PLCC)

0.042 (1.07)                                  0.042 (1.07)         0.004 (0.10) C      N28.45 (JEDEC MS-018AB ISSUE A)
0.048 (1.22)                                  0.056 (1.42)         0.025 (0.64) R
                                                                   0.045 (1.14)        28 LEAD PLASTIC LEADED CHIP CARRIER PACKAGE
         PIN (1) IDENTIFIER     0.050 (1.27) TP
                                                                                           INCHES           MILLIMETERS
                            CL
                                                                                       SYMBOL MIN      MAX  MIN      MAX NOTES

                                                                                       A   0.165 0.180 4.20          4.57           -

                                                                                       A1  0.090 0.120 2.29          3.04           -

                                                                   D2/E2               D   0.485 0.495 12.32 12.57                  -

                                               CL                  D2/E2               D1  0.450 0.456 11.43 11.58                  3
                                     E1 E                                VIEW "A"

                                                                                       D2  0.191 0.219 4.86          5.56  4, 5

                                                                                       E   0.485 0.495 12.32 12.57                  -

                                                                                       E1  0.450 0.456 11.43 11.58                  3

                                                                        0.020 (0.51)   E2  0.191 0.219 4.86          5.56  4, 5

                                                                          MIN          N           28            28                 6
                                                            A1
                  D1                                                                                                       Rev. 2 11/97
                  D                                         A

0.020 (0.51) MAX   0.026 (0.66)                                    -C-  SEATING
3 PLCS             0.032 (0.81)                                         PLANE

                                     0.013 (0.33)
                                     0.021 (0.53)

                  0.045 (1.14)                       0.025 (0.64)
                  MIN                                MIN

                                VIEW "A" TYP.

NOTES:
1. Controlling dimension: INCH. Converted millimeter dimensions are
     not necessarily exact.
2. Dimensions and tolerancing per ANSI Y14.5M-1982.
3. Dimensions D1 and E1 do not include mold protrusions. Allowable
     mold protrusion is 0.010 inch (0.25mm) per side. Dimensions D1
     and E1 include mold mismatch and are measured at the extreme
     material condition at the body parting line.
4. To be measured at seating plane -C- contact point.
5. Centerline to be determined where center leads exit plastic body.
6. "N" is the number of terminal positions.

                                 21
                                                   HC5523

Dual-In-Line Plastic Packages (PDIP)

            N                      E1                                       E22.4 (JEDEC MS-010-AA ISSUE C)
             12 3        N/2
                                                                            22 LEAD DUAL-IN-LINE PLASTIC PACKAGE

INDEX                                                                              INCHES          MILLIMETERS
AREA

                                                                            SYMBOL MIN      MAX    MIN       MAX NOTES

                             -B-                                            A   -           0.210  -         5.33    4

       -A-

                   D                           E                            A1  0.015       -      0.39           -  4

    BASE                     -C- A2 A                                       A2  0.125 0.195 3.18             4.95    -
  PLANE
                                                                            B   0.014 0.022 0.356 0.558              -
SEATING
  PLANE                                    L   CL                           B1  0.045 0.065 1.15             1.65    8

D1                       D1            A1      eA                           C   0.009 0.015 0.229 0.381              -

B1                    e                    eC  C                            D   1.065 1.120 27.06 28.44              5

            B                                  eB                           D1  0.005       -      0.13           -  5

                   0.010 (0.25) M C A B S

                                                                            E   0.390 0.425 9.91 10.79               6

NOTES:                                                                      E1  0.330 0.390 8.39 9.90                5

1. Controlling Dimensions: INCH. In case of conflict between English and   e   0.100 BSC             2.54 BSC       -
     Metric dimensions, the inch dimensions control.
                                                                            eA  0.400 BSC          10.16 BSC         6
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.
                                                                            eB  -           0.500  -         12.70   7
3. Symbols are defined in the "MO Series Symbol List" in Section 2.2 of
     Publication No. 95.                                                    L   0.115 0.160 2.93 4.06                4

4. Dimensions A, A1 and L are measured with the package seated in JE-      N           22               22          9
     DEC seating plane gauge GS-3.
                                                                                                                     Rev. 0 12/93
5. D, D1, and E1 dimensions do not include mold flash or protrusions.
     Mold flash or protrusions shall not exceed 0.010 inch (0.25mm).

6. E and eA are measured with the leads constrained to be perpendic-
     ular to datum -C- .

7. eB and eC are measured at the lead tips with the leads unconstrained.
     eC must be zero or greater.

8. B1 maximum dimensions do not include dambar protrusions. Dambar
     protrusions shall not exceed 0.010 inch (0.25mm).

9. N is the maximum number of terminal positions.

10. Corner leads (1, N, N/2 and N/2 + 1) for E8.3, E16.3, E18.3, E28.3,
     E42.6 will have a B1 dimension of 0.030 - 0.045 inch (0.76 - 1.14mm).

                   All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems.
                          Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without
notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and
reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result
from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                              For information regarding Intersil Corporation and its products, see www.intersil.com

                                      22
This datasheet has been downloaded from:
             www.pyfle.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.pyfle.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 pyfle.com, Inc. All rights reserved

快乐赛车单双大小全天计划 快乐赛车注册网址 PC蛋蛋机器人 快乐飞艇介绍 快乐赛车是属于彩票吗 快乐飞艇代理 快乐飞艇 快乐飞艇app k彩彩票官网 快乐飞艇