电子工程世界电子工程世界电子工程世界

产品描述

搜索

BQ3055DBTR

器件型号:BQ3055DBTR
器件类别:半导体    电源管理   
厂商名称:Texas Instruments
厂商官网:
标准:
下载文档 在线购买

BQ3055DBTR在线购买

供应商 器件名称 价格 最低购买 库存  
BQ3055DBTR ¥58.65 1 点击查看 点击购买

器件描述

2-Series, 3-Series, and 4-Series Li-Ion Battery Pack Manager 30-TSSOP -40 to 85

文档预览

BQ3055DBTR器件文档内容

Product                      Sample &                 Technical                                                  Tools &     Support &
Folder                       Buy                      Documents                                                  Software    Community

                                                                                                                         bq3055

                                                                                                           SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

bq3055 CEDV Gas Gauge and Battery Pack Manager for 2-Series,
              3-Series, and 4-Series Li-Ion Batteries

1 Features                                            3 Description

�1 Fully Integrated 2-Series, 3-Series, and 4-Series  The bq3055 device is a fully integrated, single-chip,
    Li-Ion or Li-Polymer Cell Battery Pack Manager    pack-based solution that provides a rich array of
    and Protection                                    features for gas gauging, protection, and
                                                      authentication for 2-series, 3-series, and 4-series cell
� Advanced Compensated End-of-Discharge               Li-Ion and Li-Polymer battery packs.
    Voltage (CEDV) Gauging
                                                      Using its integrated high-performance analog
� High-Side N-CH Protection FET Drive                 peripherals, the bq3055 device measures and
� Integrated Cell Balancing                           maintains an accurate record of available capacity,
� Low-Power Modes                                     voltage, current, temperature, and other critical
                                                      parameters in Li-Ion or Li-Polymer batteries, and
    � Low Power: < 180 �A                             reports this information to the system host controller
    � Sleep < 76 �A                                   over an SMBus v1.1 compatible interface.
� Full Array of Programmable Protection Features
    � Voltage                                         The bq3055 provides software-based 1st-level and
    � Current                                         2nd-level safety protection for overvoltage,
    � Temperature                                     undervoltage, overtemperature, and overcharge
� Sophisticated Charge Algorithms                     conditions, as well as hardware-based protection for
    � JEITA                                           overcurrent in discharge and short circuit in charge
    � Enhanced Charging                               and discharge conditions.
    � Adaptive Charging
� Supports Two-Wire SMBus v1.1 Interface              SHA-1 authentication with secure memory for
� SHA-1 Authentication                                authentication keys enables identification of genuine
� Compact Package: 30-Lead TSSOP                      battery packs beyond any doubt.

2 Applications                                        The compact 30-lead TSSOP package minimizes
                                                      solution cost and size for smart batteries while
� Notebook and Netbook PCs                            providing maximum functionality and safety for
� Medical and Test Equipment                          battery gauging applications.
� Portable Instrumentation
                                                                                                                             Device Information(1)

                                                                 PART NUMBER                                                 PACKAGE                                                                                                                                                                                                                          BODY SIZE (NOM)

                                                      bq3055                                                                 TSSOP (30)                                                                                                                                                                                                                       7.80 mm � 4.40 mm

                                                      (1) For all available packages, see the orderable addendum at
                                                           the end of the data sheet.

                             Simplified Schematic

                                                                                                                             PACK+

                             BAT                      FUSE                                                       PACK
                                                                       CHG                                             PCHG
CD              VH           VC1                                                        VCC                           RBI
                             VC2                                                                TS1
OUT      2nd    VM           VC3                                                                        DSG           REG25
                                                                                                            TS2       REG33
         Level                                                                                                        SMBD
                                                                                                                      SMBC
     Protector                                                                                                        PRES

VDD             VL

GND                          VC4                                                                                             SMBD
                         VB  TEST                                                                                            SMBC
                                                                                                                             PRES

                                       VSS  SRP SRN

                                                                                                                                                                                                                                                                                                                                                      PACK -

1

An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
intellectual property matters and other important disclaimers. PRODUCTION DATA.
bq3055                                                                                          www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                                Table of Contents

   1 Features .................................................................. 1                    6.24 OCD Current Protection........................................ 10
   2 Applications ........................................................... 1                       6.25 SCD1 Current Protection ...................................... 11
   3 Description ............................................................. 1                      6.26 SCD2 Current Protection ...................................... 11
   4 Revision History..................................................... 2                          6.27 SCC Current Protection ........................................ 11
   5 Pin Configuration and Functions ......................... 3                                      6.28 SBS Timing Requirements.................................... 12
   6 Specifications......................................................... 4                        6.29 Typical Characteristics .......................................... 13
                                                                                               7 Parameter Measurement Information ................ 14
          6.1 Absolute Maximum Ratings ...................................... 4                       7.1 Battery Parameter Measurements .......................... 14
          6.2 ESD Ratings ............................................................ 5       8 Detailed Description ............................................ 15
          6.3 Recommended Operating Conditions....................... 5                               8.1 Overview ................................................................. 15
          6.4 Thermal Information .................................................. 5                8.2 Functional Block Diagram ....................................... 17
          6.5 Electrical Characteristics: Supply Current................. 5                           8.3 Feature Description................................................. 17
          6.6 Power-On Reset (POR) ............................................ 6                     8.4 Device Functional Modes........................................ 18
          6.7 Wake From Sleep ..................................................... 6          9 Application and Implementation ........................ 19
          6.8 RBI RAM Backup ...................................................... 6                 9.1 Application Information............................................ 19
          6.9 3.3-V Regulator ......................................................... 6             9.2 Typical Application .................................................. 19
          6.10 2.5-V Regulator ....................................................... 7              9.3 System Example ..................................................... 30
          6.11 PRES, SMBD, SMBC ............................................. 7                10 Power Supply Recommendations ..................... 31
          6.12 CHG, DSG FET Drive ............................................. 7              11 Layout................................................................... 31
          6.13 PCHG FET Drive .................................................... 8                  11.1 Layout Guidelines ................................................. 31
          6.14 FUSE....................................................................... 8          11.2 Layout Example .................................................... 31
          6.15 Coulomb Counter .................................................... 8          12 Device and Documentation Support ................. 32
          6.16 VC1, VC2, VC3, VC4 .............................................. 8                    12.1 Documentation Support ........................................ 32
          6.17 TS1, TS2 ................................................................. 9           12.2 Community Resources.......................................... 32
          6.18 Internal Temperature Sensor .................................. 9                       12.3 Trademarks ........................................................... 32
          6.19 Internal Thermal Shutdown..................................... 9                       12.4 Glossary ................................................................ 32
          6.20 High-Frequency Oscillator....................................... 9              13 Mechanical, Packaging, and Orderable
          6.21 Low-Frequency Oscillator ..................................... 10                    Information ........................................................... 32
          6.22 Internal Voltage Reference ................................... 10
          6.23 Flash ..................................................................... 10

4 Revision History

NOTE: Page numbers for previous revisions may differ from page numbers in the current version.

Changes from Revision B (October 2013) to Revision C                                            Page

� Added ESD Ratings table, Feature Description section, Device Functional Modes, Application and Implementation
     section, Power Supply Recommendations section, Layout section, Device and Documentation Support section,
     Community Resources section, and Mechanical, Packaging, and Orderable Information section ....................................... 1

� Changed SRP, SRN absolute maximum values ................................................................................................................... 4

Changes from Revision A (June 2011) to Revision B                                               Page

� Changed Electrical Characteristic for ICC Shutdown............................................................................................................... 5

2  Submit Documentation Feedback                                                               Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                                 bq3055

5 Pin Configuration and Functions                                                             SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                                                DBT Package
                                                                30-Pin TSSOP

                                                                   Top View

                           CHG                              1                  30         DSG

                                                       BAT  2                  29         PACK

                                                       VC1  3                  28         PCHG

                                                       VC2  4                  27         VCC

                                                       VC3  5                  26         FUSE

                                                       VC4  6                  25         TEST

                                                       VSS  7                  24         REG33

                                                       TS1  8                  23         VSS

                                                       SRP  9                  22         REG25

                                                       SRN  10                 21         RBI

                                                       TS2  11                 20         NC

                           �P�R�E�S�                        12                 19         NC

                           SMBD                             13                 18         NC

                                                       NC   14                 17         NC

                           SMBC                             15                 16         NC

                                                                Pin Functions

       PIN       TYPE (1)                                                                 DESCRIPTION

NAME        NO.

BAT         2      P       Alternate power source
                  O        Charge N-FET gate drive
CHG         1     O        Discharge N-FET gate drive
                  O        Fuse drive
DSG         30    --       Not internally connected. Connect to VSS.
                  --       Not internally connected. Connect to VSS.
FUSE        26    --       Not internally connected. Connect to VSS.
                  --       Not internally connected. Connect to VSS.
NC          14    --       Not internally connected. Connect to VSS.
                  --       Not internally connected. Connect to VSS.
NC          16     P       Alternate power source
                 I/OD      Precharge P-FET gate drive
NC          17     I       Host system present input
                   P       RAM backup
NC          18     P       2.5-V regulator output
                   P       3.3-V regulator output
NC          19   I/OD      SMBus v1.1 clock line
                 I/OD      SMBus v1.1 data line
NC          20    AI       Differential Coulomb Counter input
                  AI       Differential Coulomb Counter input
PACK        29    --       Test pin, connect to VSS through 2-k resistor.
                  AI       Temperature sensor 1 thermistor input
PCHG        28    AI       Temperature sensor 2 thermistor input

PRES        12

RBI         21

REG25       22

REG33       24

SMBC        15

SMBD        13

SRN         10

SRP         9

TEST        25

TS1         8

TS2         11

(1) P = Power Connection, O = Digital Output, AI = Analog Input, I = Digital Input, I/OD = Digital Input/Output

Copyright � 2010�2015, Texas Instruments Incorporated                                            Submit Documentation Feedback  3

                                                            Product Folder Links: bq3055
bq3055                                                                                                         www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                                Pin Functions (continued)

         PIN             TYPE (1)                                             DESCRIPTION

   NAME             NO.

   VC1              3          I             Sense input for positive voltage of top most cell in stack and cell balancing input for top most
                                             cell in stack

   VC2              4          I             Sense input for positive voltage of third lowest cell in stack and cell balancing input for third
                                             lowest cell in stack

   VC3              5          I             Sense input for positive voltage of second lowest cell in stack and cell balancing input for
                                             second lowest cell in stack

   VC4              6          I             Sense input for positive voltage of lowest cell in stack and cell balancing input for lowest cell in
                                             stack

   VCC              27         P             Power supply voltage

   VSS              7          P             Device ground

   VSS              23         P             Device ground

6 Specifications

6.1 Absolute Maximum Ratings

Over operating free-air temperature range (unless otherwise noted)(1)

                                                                              MIN          MAX                 UNIT

Supply voltage, VMAX     VCC, TEST, PACK w.r.t. VSS                           �0.3         34                                              V
                         VC1, BAT
                                                                              VVC2 � 0.3      VVC2 + 8.5 V
                                                                                                  or 34 V,

                                                                                           whichever is lower

                         VC2                                                  VVC3 � 0.3   VVC3 + 8.5 V
                         VC3
Input voltage, VIN       VC4                                                  VVC4 � 0.3   VVC4 + 8.5 V                                    V
                         SRP, SRN
                                                                              VSRP � 0.3   VSRP + 8.5 V

                                                                              �0.5         0.5

                         SMBC, SMBD                                           VSS � 0.3              6.0
                         TS1, TS2, PRES                                        �0.3 V
                                                                                             VREG25 + 0.3 V
                         DSG                                                     �0.3
                                                                                            VPACK + 20 V or
                                                                                               VSS + 34 V,

                                                                                           whichever is lower

                                                                                           VBAT + 20 V or

Output voltage, VO       CHG                                                  �0.3             VSS + 34 V,                                 V
                                                                                           whichever is lower

                         FUSE                                                 �0.3         34

                         RBI, REG25                                           �0.3         2.75

                         REG33                                                �0.3         5.0

Maximum VSS current, ISS                                                      50
Current for cell balancing, ICB                                                                                               mA
Functional Temperature, TFUNC
Lead temperature (soldering, 10 s), TSOLDER                                                             10
Storage temperature, Tstg
                                                                              �40          110                 �C

                                                                                           300                 �C

                                                                              �65          150                 �C

(1) Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings
      only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under Recommended
      Operating Conditions. Exposure to absolute�maximum�rated conditions for extended periods may affect device reliability.

4  Submit Documentation Feedback                                              Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                          bq3055

                                                                                       SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.2 ESD Ratings

                         Human body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)                All pins except                              VALUE     UNIT
                                                                                              pins 3 to 6                                  �2000       V
          Electrostatic                                                                                                                    �1000
V(ESD)    discharge                                                                                                           Pins 3 to 6   �500
                         Charged device model (CDM), per JEDEC specification JESD22-C101(2)

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
(2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                                                                                       MIN    NOM                                          MAX UNIT

Supply voltage                         VCC, PACK                                         3.8                                                       25
VSTARTUP                               BAT                                                 3                                                                   V
                                       Start up voltage at PACK
                                       VC1, BAT                                        VVC2                                                VVC2 + 5
                                       VC2                                             VVC3
                                       VC3                                             VVC4                                                5.5       V
                                       VC4                                             VSRP
                                       VCn � VC(n+1), (n=1, 2, 3, 4)                                                                       VVC2 + 5
                                                                                           0
                                                                                                                                           VVC3 + 5

                                                                                                                                           VVC4 + 5

VIN             Input voltage range                                                                                                        VSRP + 5  V

                                                                                                                                           5

                                       PACK                                                                                                25

                                       SRP to SRN                                      �0.2                                                0.2

CREG33          External 3.3-V REG                                                     1                                                             �F
                capacitor

CREG25          External 2.5-V REG                                                     1                                                             �F
                capacitor

TOPR            Operating temperature                                                  �40                                                 85        �C

6.4 Thermal Information

                         THERMAL METRIC(1)                                                        bq3055                                             UNIT
                                                                                              TSSOP (DBT)

                                                                                              30 PINS

RJA                Junction-to-ambient thermal resistance                                     73.1                                                   �C/W
RJC(top)           Junction-to-case(top) thermal resistance
RJB                Junction-to-board thermal resistance                                       17.5                                                   �C/W
JT                 Junction-to-top characterization parameter
JB                 Junction-to-board characterization parameter                               34.5                                                   �C/W
RJC(bot)           Junction-to-case(bottom) thermal resistance
                                                                                              0.3                                                    �C/W

                                                                                              30.3                                                   �C/W

                                                                                              n/a                                                    �C/W

(1) For more information about traditional and new thermal metrics, see the Semiconductor and IC Package Thermal Metrics application
      report, SPRA953.

6.5 Electrical Characteristics: Supply Current

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                PARAMETER                              TEST CONDITIONS                 MIN             TYP                                 MAX UNIT

            Normal                                     CHG on, DSG on, no Flash write                  410

ICC         Sleep                                      CHG on, DSG on, no SBS                          160
                                                       communication                                                                 �A

                                                       CHG off, DSG off, no SBS                         80
                                                       communication

            Shutdown                                                                                                                       3.7

Copyright � 2010�2015, Texas Instruments Incorporated                                         Submit Documentation Feedback                                       5

                                                       Product Folder Links: bq3055
bq3055                                                                                                 www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.6 Power-On Reset (POR)

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                    TEST CONDITIONS              MIN  TYP   MAX UNIT

VIT�        Negative-going voltage input          At REG25                            1.9  2     2.1   V
VHYS        POR Hysteresis                        At REG25
                                                                                      65   125   165 mV

6.7 Wake From Sleep

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                    TEST CONDITIONS              MIN  TYP   MAX UNIT

                                                  VWAKE                               0.2  1.2     2
                                                  VWAKE                                          3.6
VWAKE       VWAKE Threshold                       VWAKE                               0.4  2.4
                                                  VWAKE                                                     mV
                                                                                      2    5     6.8
                                                                                                 13
                                                                                      5.3  10
                                                                                                             �C
VWAKE_TCO   Temperature drift of VWAKE                                                     0.5%
            accuracy

tWAKE       Time from application of current and                                           0.2   1     ms
            wake of bq3055

6.8 RBI RAM Backup

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                    TEST CONDITIONS              MIN  TYP   MAX UNIT

                                                  VRBI > V(RBI)MIN, VCC < VIT              20    1100

I(RBI)      RBI data-retention input current      VRBI > V(RBI)MIN, VCC < VIT,                                nA
V(RBI)      RBI data-retention voltage            TA= 0�C to 70�C                                500

                                                                                      1                V

6.9 3.3-V Regulator

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                    TEST CONDITIONS              MIN  TYP   MAX UNIT

                                                  3.8 V < VCC or BAT  5 V,            2.4        3.5
                                                  ICC 4 mA
VREG33      Regulator output voltage              5V < VCC or BAT  6.8 V,             3.1  3.3   3.5   V
                                                  ICC 13 mA
                                                  6.8 V < VCC or BAT  20 V,           3.1  3.3   3.5
                                                  ICC  30 mA                                                mA
IREG33      Regulator output current                                                  2
V(VDDTEMP)                                        VCC or BAT = 14.4 V, IREG33 = 2 mA
            Regulator output change with                                                   0.2%
            temperature

V(VDDLINE)  Line regulation                       VCC or BAT = 14.4 V, IREG33 = 2 mA       1     13 mV
V(VDDLOAD)  Load regulation                       VCC or BAT = 14.4 V, IREG33 = 2 mA
                                                  VCC or BAT = 14.4 V, VREG33 = 3 V        5     18 mV
                                                  VCC or BAT = 14.4 V, VREG33 = 0 V
I(REG33MAX) Current limit                                                                        70
                                                                                                           mA

                                                                                                 33

6       Submit Documentation Feedback                                                 Copyright � 2010�2015, Texas Instruments Incorporated

                                                  Product Folder Links: bq3055
www.ti.com                                                                                                                              bq3055

                                                                                           SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.10 2.5-V Regulator

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

             PARAMETER                                 TEST CONDITIONS                      MIN   TYP    MAX UNIT

VREG25       Regulator output voltage                  IREG25 = 10 mA                       2.35  2.5    2.55              V
IREG25                                                 VCC or BAT = 14.4 V, IREG25 = 2 mA
             Regulator output current                                                       3                              mA
V(VDDTEMP)
             Regulator output change with                                                         0.25%
             temperature

V(VDDLINE)   Line regulation                           VCC or BAT = 14.4 V, IREG25 = 2 mA         1      4 mV
V(VDDLOAD)   Load regulation                           VCC or BAT = 14.4 V, IREG25 = 2 mA
                                                       VCC or BAT = 14.4 V, VREG25 = 2.3 V        20     40 mV
I(REG33MAX)  Current limit                             VCC or BAT = 14.4 V, VREG25 = 0 V
                                                                                                         65
                                                                                                                   mA

                                                                                                         23

6.11 PRES, SMBD, SMBC

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

             PARAMETER                                 TEST CONDITIONS                      MIN   TYP    MAX UNIT

VIH          High-level input                          PRES, SMBD, SMBC                     2.0                            V
VIL          Low-level input                           PRES, SMBD, SMBC
VOL          Low-level output voltage                  SMBD, SMBC                                        0.8               V
CIN          Input capacitance                         PRES, SMBD, SMBC
ILKG         Input leakage current                     PRES, SMBD, SMBC                                  0.4               V
IWPU         Weak pullup current                       PRES, VOH = VREG25 � 0.5 V
RPD(SMBx)    SMBC, SMBD pulldown                       TA = �40 to 100�C                          5                        pF

                                                                                                         1 A

                                                                                            60           120 A

                                                                                            550   775    1000 k

6.12 CHG, DSG FET Drive

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

             PARAMETER                                 TEST CONDITIONS                      MIN   TYP    MAX UNIT

                                                       VO(FETONDSG) = V(DSG) � VPACK, VGS   8     9.7    12
                                                       connect 10 M, VCC 3.8 V to 8.4 V

             Output voltage, charge, and               VO(FETONDSG) = V(DSG) � VPACK, VGS   9     11     12
             discharge FETs on                         connect 10 M, VCC > 8.4 V                                     V
V(FETON)
                                                       VO(FETONCHG) = V(CHG) � VBAT, VGS                 12
                                                       connect 10 M, VCC 3.8 V to 8.4 V     8     9.7

                                                       VO(FETONCHG) = V(CHG) � VBAT, VGS    9     11     12
                                                       connect 10 M, VCC > 8.4 V

V(FETOFF)    Output voltage, charge and                VO(FETOFFDSG) = V(DSG) � VPACK       �0.4         0.4               V
             discharge FETs off
                                                       VO(FETOFFCHG) = V(CHG) � VBAT        �0.4         0.4

                                                       CL= 4700 pF                                800    1400
                                                       RG= 5.1 k
tr           Rise time                                 VCC < 8.4                                                           s
                                                       VDSG: VBAT to VBAT + 4 V
                                                       VCHG: VPACK to VPACK + 4 V                 200    500

tf           Fall time                                 CL = 4700 pF                               80     200               s
                                                       RG = 5.1 k
                                                       VCC > 8.4
                                                       VDSG: VBAT to VBAT + 4 V
                                                       VCHG: VPACK to VPACK + 4 V

                                                       CL = 4700 pF
                                                       RG = 5.1 k
                                                       VDSG: VBAT + VO(FETONDSG) to VBAT
                                                       +1V
                                                       VCHG: VPACK + VO(FETONCHG) to
                                                       VPACK + 1 V

Copyright � 2010�2015, Texas Instruments Incorporated                                       Submit Documentation Feedback      7

                                                       Product Folder Links: bq3055
bq3055                                                                                             www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.13 PCHG FET Drive

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                    PARAMETER                    TEST CONDITIONS                MIN    TYP   MAX UNIT

VPU_PCHG PCHG pullup voltage                                                                 VCC   V
VOL_PCHG PCHG output voltage low
                                                 IOL = 1 mA                     0.3                V

6.14 FUSE

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                    PARAMETER                    TEST CONDITIONS                MIN    TYP   MAX UNIT

VOH(FUSE) High-level FUSE output                 VCC = 3.8 V to 9 V             2.4          8.5   V
                                                 VCC = 9 V to 25 V
                                                                                7      8     9

VIH(FUSE) Weak pullup current in off state(1)                                   2.8                V

                                                                                       100         nA

tR(FUSE)      FUSE output rise time              CL = 1 nF, VCC = 9 V to 25 V,         5     20    s
ZO(FUSE)      FUSE output impedance              VOH(FUSE) = 0 V to 5 V

                                                                                       2     5     k

(1) Verified by design. Not production tested.

6.15 Coulomb Counter

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                    PARAMETER                    TEST CONDITIONS                MIN    TYP   MAX UNIT

Input voltage range                              SRP � SRN                      �0.20        0.25  V

Conversion time                                  Single conversion                     250         ms

Resolution (no missing codes)                                                   16                 Bits

Effective resolution                             Single conversion, signed      15                 Bits

Offset error                                     Post calibrated                       10          �V

Offset error drift                                                                     0.3   0.5 �V/�C

Full-scale error                                                                �0.8%  0.2%  0.8%

Full-scale error drift                                                                       150 PPM/�C

Effective input resistance                                                      2.5                m

6.16 VC1, VC2, VC3, VC4

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

                    PARAMETER                    TEST CONDITIONS                MIN    TYP   MAX UNIT

              Input voltage range                VC4 � VC3, VC3 � VC2, VC2 �    �0.20        8     V
                                                 VC1, VC1 � VSS

VIN           Conversion time                    Single conversion                     32          ms

              Resolution (no missing codes)                                     16                 Bits

              Effective resolution               Single conversion, signed      15                 Bits

              RDS(ON) for internal FET at VDS >  VDS = VC4 � VC3, VC3 � VC2,    200    310   430
              2V                                 VC2 � VC1, VC1 � VSS
R(BAL)                                                                                             
              RDS(ON) for internal FET at VDS >  VDS = VC4 � VC3, VC3 � VC2,
              4V                                 VC2 � VC1, VC1 � VSS           60     125   230

8       Submit Documentation Feedback                                           Copyright � 2010�2015, Texas Instruments Incorporated

                                                 Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.17 TS1, TS2

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS               MIN     TYP           MAX UNIT

R           Internal pullup resistor                                                 16.5    17.5          19 K

RDRIFT      Internal pullup resistor drift from                                                            200 PPM/�C
            25�C

RPAD        Internal pin pad resistance                                                      84                                          
VIN         Input voltage range
            Conversion time                            TS1 � VSS, TS2 � VSS          �0.20                   0.8 �                       V
            Resolution (no missing codes)                                                16                VREG25

                                                                                             16                     ms

                                                                                                                    Bits

            Effective resolution                                                     11      12                     Bits

6.18 Internal Temperature Sensor

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS               MIN     TYP           MAX UNIT

            Temperature sensor voltage                                               �1.9    �2            �2.1 mV/�C

V(TEMP)     Conversion time                                                                  16                     ms
            Resolution (no missing codes)
                                                                                     16                             Bits

            Effective resolution                                                     11      12                     Bits

6.19 Internal Thermal Shutdown

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS               MIN     TYP           MAX UNIT

TMAX2       Maximum REG33 temperature                                                125                   175      �C
TRECOVER    Recovery hysteresis temperature
tPROTECT    Protection time                                                                  10                     �C

                                                                                                        5           �s

6.20 High-Frequency Oscillator

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

            PARAMETER                                  TEST CONDITIONS               MIN     TYP           MAX UNIT

f(OSC)      Operating frequency of CPU Clock                                                   4.194                MHz
f(EIO)                                                                                       �0.25%
t(SXO)      Frequency error(1)(2)                      TA = �20�C to 70�C            �2%     �0.25%        2%
            Start-up time(3)                           TA = �40�C to 85�C            �3%
                                                       TA = �25�C to 85�C                            3     3%

                                                                                                           6        ms

(1) The frequency error is measured from 4.194 MHz.

(2) The frequency drift is included and measured from the trimmed frequency at VREG25 = 2.5 V, TA = 25�C.
(3) The start-up time is defined as the time it takes for the oscillator output frequency to be �3% when the device is already powered.

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback                          9

                                                       Product Folder Links: bq3055
bq3055                                                                                                                 www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.21 Low-Frequency Oscillator

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                            TEST CONDITIONS                 MIN                  TYP     MAX UNIT

f(LOSC)       Operating frequency                                                                       32.768         kHz
f(LEIO)       Frequency error(1)(2)                                                                     �0.25%
t(LSXO)       Start-up time(3)                     TA = �20�C to 70�C              �1.5%                �0.25%  1.5%
                                                   TA = �40�C to 85�C              �2.5%
                                                   TA = �25�C to 85�C                                           2.5%

                                                                                                                100    s

(1) The frequency drift is included and measured from the trimmed frequency at VCC = 2.5 V, TA = 25�C.
(2) The frequency error is measured from 32.768 kHz.

(3) The start-up time is defined as the time it takes for the oscillator output frequency to be �3%.

6.22 Internal Voltage Reference

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                            TEST CONDITIONS                 MIN                  TYP     MAX UNIT

VREF          Internal reference voltage                                           1.215                1.225   1.230  V
VREF_DRIFT    Internal reference voltage drift                                                            �80
                                                   TA = �25�C to 85�C                                     �50          PPM/�C
                                                   TA = 0�C to 60�C

6.23 Flash

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER (1)                        TEST CONDITIONS                 MIN                  TYP     MAX UNIT

              Data retention                                                       10                                  Year

              Flash programming write-cycles       Data Flash                      20k                                 Cycle

                                                   Instruction Flash               1k

ICC(PROG_DF) Data Flash-write supply current       TA = �40�C to 85�C                                   3       4 mA
ICC(ERASE_DF) Data Flash-erase supply current      TA = �40�C to 85�C
                                                                                                        3       18 mA

(1) Verified by design. Not production tested.

6.24 OCD Current Protection

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                            TEST CONDITIONS                 MIN                  TYP     MAX UNIT

V(OCD)        OCD detection threshold voltage      RSNS = 0                        50                           200    mV
              range, typical                       RSNS = 1
                                                                                   25                           100

V(OCDT)       OCD detection threshold voltage      RSNS = 0                                             10
              program step                         RSNS = 1                                                                        mV

                                                                                                         5

V(OFFSET)     OCD offset                                                             �10                        10 mV
V(Scale_Err)                                                                       �10%
t(OCDD)       OCD scale error                                                                                   10%
t(OCDD_STEP)                                                                             1
t(DETECT)     Overcurrent in discharge delay                                                                    31 ms
                                                                                   �20%
tACC          OCDD step options                                                                         2              ms

              Current fault detect time            VSRP � SRN = VTHRESH + 12.5 mV                               160    �s

              Overcurrent and short-circuit delay  Accuracy of typical delay time                               20%
              time accuracy

10       Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                   Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.25 SCD1 Current Protection

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                                TEST CONDITIONS                 MIN      TYP  MAX UNIT

V(SDC1)       SCD1 detection threshold                 RSNS = 0                        100           450              mV
              voltage range, typical                   RSNS = 1
                                                                                       50            225

V(SCD1T)      SCD1 detection threshold                 RSNS = 0                                 50
              voltage program step                     RSNS = 1                                                            mV

                                                                                                25

V(OFFSET)     SCD1 offset                              AFE.STATE_CNTL[SCDDx2] = 0        �10            10 mV
V(Scale_Err)  SCD1 scale error                         AFE.STATE_CNTL[SCDDx2] = 1      �10%          10%
                                                                                                      915
t(SCD1D)      Short-circuit in discharge delay                                               0
                                                                                             0                     �s
                                                                                                     1830

t(SCD1D_STEP) SCD1D step options                       AFE.STATE_CNTL[SCDDx2] = 0                61
                                                       AFE.STATE_CNTL[SCDDx2] = 1                                             �s

                                                                                                122

t(DETECT)     Current fault detect time                VSRP � SRN = VTHRESH + 12.5 mV                160              �s
tACC                                                   Accuracy of typical delay time
              Overcurrent and short-circuit                                            �20%          20%
              delay time accuracy

6.26 SCD2 Current Protection

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                                TEST CONDITIONS                 MIN      TYP  MAX UNIT

V(SDC2)       SCD2 detection threshold                 RSNS = 0                        100           450              mV
              voltage range, typical                   RSNS = 1
                                                                                       50            225

V(SCD2T)      SCD2 detection threshold                 RSNS = 0                                 50
              voltage program step                     RSNS = 1                                                            mV

                                                                                                25

V(OFFSET)     SCD2 offset                              AFE.STATE_CNTL[SCDDx2] = 0        �10           10 mV
V(Scale_Err)  SCD2 scale error                         AFE.STATE_CNTL[SCDDx2] = 1      �10%          10%
                                                                                                     458
t(SCD1D)      Short-circuit in discharge delay                                               0
                                                                                             0                     �s
                                                                                                     915

t(SCD2D_STEP) SCD2D step options                       AFE.STATE_CNTL[SCDDx2] = 0               30.5
                                                       AFE.STATE_CNTL[SCDDx2] = 1                                             �s

                                                                                                  61

t(DETECT)     Current fault detect time                VSRP � SRN = VTHRESH + 12.5 mV                160              �s
tACC                                                   Accuracy of typical delay time
              Overcurrent and short-circuit                                            �20%          20%
              delay time accuracy

6.27 SCC Current Protection

Typical values stated where TA = 25�C and VCC = 14.4 V, Min/Max values stated where TA= �40�C to 85�C and VCC = 3.8 V
to 25 V (unless otherwise noted)

              PARAMETER                                TEST CONDITIONS                 MIN      TYP  MAX UNIT

V(SCCT)       SCC detection threshold voltage RSNS = 0                                 �100          �300
                                                                                        �50                        mV
              range, typical                           RSNS = 1
                                                                                                     �225

V(SCCDT)      SCC detection threshold voltage RSNS = 0                                          �50
                                                                                                                             mV
              program step                             RSNS = 1
                                                                                                �25

V(OFFSET)     SCC offset                                                                 �10         10 mV
V(Scale_Err)  SCC scale error                                                          �10%
t(SCCD)       Short-circuit in charge delay                                                          10%
t(SCCD_STEP)  SCCD step options                                                              0
t(DETECT)     Current fault detect time                                                              915 ms
              Overcurrent and short-circuit                                            �20%
tACC          delay time accuracy                                                               61                    ms

                                                       VSRP � SRN = VTHRESH + 12.5 mV                160              �s
                                                       Accuracy of typical delay time
                                                                                                     20%

Copyright � 2010�2015, Texas Instruments Incorporated                                  Submit Documentation Feedback              11

                                                       Product Folder Links: bq3055
bq3055                                                                                                                                       www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

6.28 SBS Timing Requirements

                                                                                           MIN                           TYP        MAX UNIT

fSMB       SMBus operating frequency               Slave mode, SMBC 50% duty cycle         10                                       100 kHz

fMAS       SMBus master clock frequency            Master mode, no clock low slave                                       51.2                kHz
                                                   extend

tBUF       Bus free time between start and stop                                            4.7                                               �s
tHD:STA
tSU:STA    Hold time after (repeated) start                                                4.0                                               �s
tSU:STO
tHD:DAT    Repeated start setup time                                                       4.7                                               �s
tSU:DAT
tTIMEOUT   Stop setup time                                                                 4.0                                               �s
tLOW
tHIGH      Data hold time                                                                  300                                               ns
tHIGH
           Data setup time                                                                 250                                               ns
tLOW:SEXT  Error signal/detect
                                                   See (1)                                 25                                       35       ms

           Clock low period                                                                4.7                                               �s
           Clock high period
           Clock high period                       See (2)                                                                         Disabled
                                                   See (2)
                                                                                           4.0                                      50       �s

           Cumulative clock low slave              See (3)                                                                          25       ms
           extend time

tLOW:MEXT  Cumulative clock low master             See (4)                                                                          10       ms
           extend time
tF                                                 See (5)                                                                          300      ns
tR         Clock/data fall time                    See (6)
                                                                                                                                    1000     ns
           Clock/data rise time

(1) The bq3055 times out when any clock low exceeds tTIMEOUT.
(2) tHIGH, Max, is the minimum bus idle time. SMBC = 1 for t > 50 �s causes reset of any transaction involving bq3055 that is in progress.

      This specification is valid when the THIGH_VAL=0. If THIGH_VAL = 1, then the value of THIGH is set by THIGH_1,2 and the time-out is

      not SMBus standard.

(3) tLOW:SEXT is the cumulative time a slave device is allowed to extend the clock cycles in one message from initial start to the stop.
(4) tLOW:MEXT is the cumulative time a master device is allowed to extend the clock cycles in one message from initial start to the stop.
(5) Rise time tR = VILMAX � 0.15) to (VIHMIN + 0.15)
(6) Fall time tF = 0.9 VDD to (VILMAX � 0.15)

                                      tR                    tF                                  tF                             tR
                                           T(BUF)               tDH(STA)
                    tSU(STOP)                                                       tW(H)

           SMBC                                                           SMBC                  tW(L)

           SMBD                                                           SMBD

                                P                  S                                tHD(DATA)                            tSU(DATA)

                                                            t(TIMEOUT)              tSU(STA)

           SMBC                                                             SMBC
           SMBD
                                                                             SMBD
                                                                                                                      S

                                             Figure 1. SMBus Timing Diagram

12    Submit Documentation Feedback                                                 Copyright � 2010�2015, Texas Instruments Incorporated

                                                   Product Folder Links: bq3055
www.ti.com                                                                                                                                                              bq3055

6.29 Typical Characteristics                                                                                               SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

               0.1                                                                                                          0.10
                                                                                                                            0.05
0.0                                                                                                                         0.00
                                                                                                                           �0.05
Drift (uV/C)�0.1                                                                                                           �0.10
                                                                                                             Drift (uV/C)  �0.15
                                                                                                                           �0.20
�0.2                                                                                                                       �0.25
                                                                                                                           �0.30
�0.3           0  20 40 60                             80 100                                                                                 0.0 20.0 40.0         60.0  80.0
      �40 �20                                                                                                                    �40.0 �20.0       Temperature (C)
                                                                                   C004                                                                                                C005
                  Temperature (C)

      Figure 2. CC Input Offset Drift Overtemperature                                                                      Figure 3. ADC Input Offset Drift Overtemperature

Copyright � 2010�2015, Texas Instruments Incorporated                                                                                         Submit Documentation Feedback                  13

                                                       Product Folder Links: bq3055
bq3055                                                                        www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

7 Parameter Measurement Information

7.1 Battery Parameter Measurements

7.1.1 Charge and Discharge Counting

The bq3055 uses an integrating delta-sigma analog-to-digital converter (ADC) for current measurement, and a
second delta-sigma ADC for individual cell and battery voltage and temperature measurement.

The integrating delta-sigma ADC measures the charge/discharge flow of the battery by measuring the voltage
drop across a small-value sense resistor between the SR1 and SR2 pins. The integrating ADC measures bipolar
signals from �0.25 V to 0.25 V. The bq3055 detects charge activity when VSR = V(SRP) � V(SRN) is positive, and
discharge activity when VSR = V(SRP) � V(SRN) is negative. The bq3055 continuously integrates the signal over
time, using an internal counter. The fundamental rate of the counter is 0.65 nVh.

7.1.2 Voltage

The bq3055 updates the individual series cell voltages at 0.25-second intervals. The internal ADC of the bq3055
measures the voltage, and scales and calibrates it appropriately. This data is also used to calculate the
impedance of the cell for the CEDV gas-gauging.

7.1.3 Current

The bq3055 uses the SRP and SRN inputs to measure and calculate the battery charge and discharge current
using a 5-m to 20-m typ. sense resistor.

7.1.4 Auto Calibration

The bq3055 provides an auto-calibration feature to cancel the voltage offset error across SRN and SRP for
maximum charge measurement accuracy. The bq3055 performs auto-calibration when the SMBus lines stay low
continuously for a minimum of 5 s.

7.1.5 Temperature

The bq3055 has an internal temperature sensor and inputs for two external temperature sensors. All three
temperature sensor options are individually enabled and configured for cell or FET temperature. Two
configurable thermistor models are provided to allow the monitoring of cell temperature in addition to FET
temperature, which may be of a higher temperature type.

7.1.6 Communications

The bq3055 uses SMBus v1.1 with Master Mode and packet error checking (PEC) options per the SBS
specification.

7.1.6.1 SMBus On and Off State

The bq3055 detects an SMBus off state when SMBC and SMBD are low for two or more seconds. Clearing this
state requires that either SMBC or SMBD transition high. The communication bus will resume activity within
1 ms.

7.1.6.2 SBS Commands
See the bq3055 Technical Reference Manual (SLUU440) for further details.

14  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

8 Detailed Description                                                               SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

8.1 Overview

The bq3055 device measures the voltage, temperature, and current to determine battery capacity and state-of-
charge (SOC). The bq3050 monitors charge and discharge activity by sensing the voltage across a small value
resistor (5 m to 20 m, typical) between the SRP and SRN pins and in series with the battery. By integrating
charge passing through the battery, the battery's SOC is adjusted during battery charge or discharge.
Measurements of OCV and charge integration determine chemical SOC.

The Qmax values are taken from a cell manufacturers' data sheet multiplied by the number of parallel cells, and
is also used for the value in Design Capacity. It uses the OCV and Qmax value to determine StateOfCharge()
on battery insertion, device reset, or on command. The FullChargeCapacity() is reported as the learned capacity
available from full charge until Voltage() reaches the EDV0 threshold. As Voltage() falls below the Shutdown
Voltage for Shutdown Time and has been out of SHUTDOWN mode for at least Shutdown Time, the PF
Flags1 () [VSHUT] bit is set. For additional details, see bq3055 Technical Reference Manual (SLUU440).

Fuel gauging is derived from the Compensated End of Discharge Voltage (CEDV) method, which uses a
mathematical model to correlate remaining state of charge (RSOC) and voltage near to the end of discharge
state. This requires a full-discharge cycle for a single-point FCC update. The implementation models cell voltage
(OCV) as a function of battery SOC, temperature, and current. The impedance is also a function of SOC and
temperature, which can be satisfied by using seven parameters: EMF, C0, R0, T0, R1, TC, and C1.

8.1.1 Configuration

8.1.1.1 Oscillator Function

The bq3055 fully integrates the system oscillators and does not require any external components to support this
feature.

8.1.1.2 System Present Operation

The bq3055 checks the PRES pin periodically (1 s). If PRES input is pulled to ground by the external system, the
bq3055 detects this as system present.

8.1.1.3 2-, 3-, or 4-Cell Configuration

In a 2-cell configuration, VC1 is shorted to VC2 and VC3. In a 3-cell configuration, VC1 is shorted to VC2.

8.1.1.4 Cell Balancing

The device supports cell balancing by bypassing the current of each cell during charging or at rest. If the device's
internal bypass is used, up to 10 mA can be bypassed and multiple cells can be bypassed at the same time.
Higher cell balance current can be achieved by using an external cell balancing circuit. In external cell balancing
mode, only one cell at a time can be balanced.

The cell balancing algorithm determines the amount of charge needed to be bypassed to balance the capacity of
all cells.

8.1.1.4.1 Internal Cell Balancing

When internal cell balancing is configured, the cell balance current is defined by the external resistor RVC at the
VCx input. See Figure 4.

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  15

                                                       Product Folder Links: bq3055
bq3055                                                                                                            www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

Overview (continued)

                                                    RVC           VC1

                                                    RVC           VC2

                                                    RVC           VC3
                                                    RVC           VC4

                                                                                                                                                                          VSS

                                              Figure 4. Internal Cell Balancing with RVC
8.1.1.4.2 External Cell Balancing
When external cell balancing is configured, the cell balance current is defined by RB. See Figure 5. Only one cell
at a time can be balanced.

                                                    RVC           VC1

                                                RB                VC2
                                                             RVC

                                                RB                VC3
                                                             RVC

                                                RB  RVC

                                                                  VC4

                                                                RB
                                                                                                             VSS

                                   Figure 5. External Cell Balancing with RB

16  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                                                         bq3055

8.2 Functional Block Diagram                                                                                          SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                       PACK
                                   V CC
                                         BAT
                                                    REG 33
                                                          VSS
                                                                             VC1
                                                                                   VC2
                                                                                         VC3
                                                                                              VC4
                                                                                                                  GPOD
                                                                                                                                F USE
                                                                                                                                                    CH G
                                                                                                                                                           DSG

                                    3.3-V LDO,                C e ll Selection            GPOD                        N- CH
                                        POR                  Multiplexer and                 Drive                    FET
                                                            Cell Balance FETs                           Fuse          Drive
                                    Power Mode                                                             Dr i ve
                                       Control
                                                                    High Voltage                                      Dela y                                     Overcurrent
                                        Wat chdog                    Translation                                                                                 Comparator
                                           Timer
                                                                                          AFE Control and Conf i g                                              Short C ircuit
                                                                                                                                                                Comparators
SMBC
SMBD                                                   8                                                    32 kHz

    TS1                VCC  MRST                                    8
    TS2
PRES                                                  RAx          RCx                                                       O s c illator

     RBI                  Power                                                           INT  Int errupt
                        Regulation
    VSS                                                   I nput / Out put                             Cont ro lle r                                            Syst em
                             AND                                                       2  EV
REG25                  Management

                                                                                                                      2x INT Clocks
                                                                                                                       EV

                       Reset *

                                                                                                                      EV
                                                                                                                                 Wake Comparator

                       Cool RISC                                        Data(8-bit)                                            Analog Front End                                 SRP
                          CPU                                                                                                    Delta- Sigma ADC                               SRN
                                                                    DMAddr (1 6-bit)
                                                                                                                                         AND
                                                                                       SystemI /O (13-bit)                    Int egrating C oulomb
                                                                                            SMBC
                                                                                            SMBD                                       Counter

                                                                                                                                       AD0- 7

          PMAddr                    PMI nst
          ( 15- bit )               (22-b it)

          Program Memory                               Data Memory       Communicat ions                                Peripheral
                FLASH                                       SRAM                SMBus                               Timer and PWM
                  AND                                        AND
                                                           FLASH
             Mask ROM

8.3 Feature Description

8.3.1 Primary (1st Level) Safety Features

The bq3055 supports a wide range of battery and system protection features that can easily be configured. The
primary safety features include:

� Cell Overvoltage and Undervoltage Protection
� Charge and Discharge Overcurrent
� Short-Circuit
� Charge and Discharge Overtemperature
� AFE Watchdog

8.3.2 Secondary (2nd Level) Safety Features

The secondary safety features of the bq3055 can be used to indicate more serious faults through the FUSE pin.
This pin can be used to blow an in-line fuse to permanently disable the battery pack from charging or
discharging. The secondary safety protection features include:
� Safety Overvoltage
� Safety Overcurrent in Charge and Discharge
� Safety Overtemperature in Charge and Discharge
� Charge FET, Discharge FET, and Precharge FET Faults
� Cell Imbalance Detection

Copyright � 2010�2015, Texas Instruments Incorporated                                                                                                           Submit Documentation Feedback  17

                                                       Product Folder Links: bq3055
bq3055                                                                                          www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

Feature Description (continued)

� Fuse Blow by Secondary Voltage Protection IC
� AFE Register Integrity Fault (AFE_P)
� AFE Communication Fault (AFE_C)

8.3.3 Charge Control Features

The bq3055 charge control features include:

� Supports JEITA temperature ranges. Reports charging voltage and charging current according to the active
    temperature range

� Handles more complex charging profiles. Allows for splitting the standard temperature range into two sub-
    ranges and allows for varying the charging current according to the cell voltage

� Reports the appropriate charging current needed for constant current charging and the appropriate charging
    voltage needed for constant voltage charging to a smart charger using SMBus broadcasts

� Reduce the charge difference of the battery cells in fully charged state of the battery pack gradually using a
    voltage-based cell balancing algorithm during charging. A voltage threshold can be set up for cell balancing to
    be active. This prevents fully charged cells from overcharging and causing excessive degradation and also
    increases the usable pack energy by preventing premature charge termination.

� Supports precharging and zero-volt charging
� Supports charge inhibit and charge suspend if battery pack temperature is out of temperature range
� Reports charging fault and also indicate charge status through charge and discharge alarms

8.3.4 Gas Gauging

The bq3055 uses the CEDV algorithm to measure and calculate the available capacity in battery cells. The
bq3055 accumulates a measure of charge and discharge currents and compensates the charge current
measurement for the temperature and state-of-charge of the battery. The bq3055 estimates self-discharge of the
battery and also adjusts the self-discharge estimation based on temperature. See the bq3055 Technical
Reference Manual (SLUU440) for further details.

8.3.5 Lifetime Data Logging Features

The bq3055 offers limited lifetime data logging for the following critical battery parameters:
� Lifetime Maximum Temperature
� Lifetime Minimum Temperature
� Lifetime Maximum Battery Cell Voltage
� Lifetime Minimum Battery Cell Voltage

8.3.6 Authentication

� The bq3055 supports authentication by the host using SHA-1.
� SHA-1 authentication by the gas gauge is required for unsealing and full access.

8.4 Device Functional Modes

The bq3055 supports three power modes to reduce power consumption:
� In NORMAL Mode, the bq3055 performs measurements, calculations, protection decisions, and data updates

    in 0.25-s intervals. Between these intervals, the bq3055 is in a reduced power stage.
� In SLEEP Mode, the bq3055 performs measurements, calculations, protection decisions, and data updates in

    adjustable time intervals. Between these intervals, the bq3055 is in a reduced power stage. The bq3055 has
    a wake function that enables exit from Sleep mode when current flow or failure is detected.
� In SHUTDOWN Mode, the bq3055 is completely disabled.

18  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

9 Application and Implementation                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                                        NOTE
Information in the following applications sections is not part of the TI component
specification, and TI does not warrant its accuracy or completeness. TI's customers are
responsible for determining suitability of components for their purposes. Customers should
validate and test their design implementation to confirm system functionality.

9.1 Application Information

The bq3055 gas gauge is a primary protection device that can be used with a 2-series, 3-series, or 4-series Li-
Ion or Li-Polymer battery pack. To implement and design a comprehensive set of parameters for a specific
battery pack, the user needs the bqEVSW tool, which is a graphical user-interface tool installed on a PC during
development. The firmware installed in the product has default values, which are summarized in the bq3055
Technical Reference Manual (SLUU440). Using the bqEVSW tool, these default values can be changed to cater
to specific application requirements during development once the system parameters are known, such as fault-
trigger thresholds for protection, enable or disable certain features for operation, configuration of cells, and more.

9.2 Typical Application

In a typical application, the bq3055 is typically paired with a 2nd-level overvoltage protection device to provide an
independent level of voltage protection. Figure 6 shows a typical application.

Figure 6. Application Schematic

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  19

                                                       Product Folder Links: bq3055
bq3055                                                                                   www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

Typical Application (continued)
9.2.1 Design Requirements
For the bq3055 design example, use the parameters in Table 1 as input parameters.

                                                Table 1. Requirements

                       DESIGN PARAMETER                              VALUE OR STATE
    Cell Configuration                          3s2p (4-series with 1 Parallel)
    Design Capacity                             4400 mAh
    Device Chemistry                            Chem ID 100 (LiCoO2/graphitized carbon)
    Cell Overvoltage (per cell)                 4500 mV
    Cell Undervoltage (per cell)                2200 mV
    1st Tier Overcurrent in CHARGE Mode         6000 mA
    1st Tier Overcurrent in DISCHARGE Mode      �6000 mA
    AFE Overcurrent in CHARGE Mode              0.120 V/Rsense across SRP, SRN
    AFE Short-Circuit in DISCHARGE Mode         0.450 V/Rsense across SRP, SRN
    AFE Short-Circuit in CHARGE Mode            0.250V/Rsense across SRP, SRN
    Overtemperature in CHARGE Mode              55�C
    Overtemperature in DISCHARGE Mode           60�C
    SAFE Pin Activation Enabled                 No
    Safety Overvoltage (per cell)               4600 mV
    Shutdown Voltage                            5250 mV
    Cell Balancing Enabled                      Yes
    Internal or External Temperature Sensor     External Enabled
    SMB BROADCAST Mode                          Disabled
    PRES Feature Enabled                        No

9.2.2 Detailed Design Procedure

9.2.2.1 High-Current Path

The high-current path begins at the PACK+ terminal of the battery pack. As charge current travels through the
pack, it finds its way through protection FETs, a chemical fuse, the lithium-ion cells and cell connections, and the
sense resistor, and then returns to the PACK� terminal. In addition, some components are placed across the
PACK+ and PACK� terminals to reduce effects from electrostatic discharge.

9.2.2.1.1 Protection FETs

The N-channel charge and discharge FETs must be selected for a given application (Figure 7). Most portable
battery applications are a good match for the CSD17308Q3. The TI CSD17308Q3 is an 47A-A, 30-V device with
Rds(on) of 8.2 m when the gate drive voltage is 10 V.

If a precharge FET is used, R28 is calculated to limit the precharge current to the desired rate. Be sure to
account for the power dissipation of the series resistor. The precharge current is limited to (Vcharger � Vbat)/R28
and maximum power dissipation is (Vcharger � Vbat)2/R28.

The gates of all protection FETs are pulled to the source with a high-value resistor between the gate and source
to ensure they are turned off if the gate drive is open.

Capacitors C16 and C17 help protect the FETs during an ESD event. The use of two devices ensures normal
operation if one of them becomes shorted. To have good ESD protection, the copper trace inductance of the
capacitor leads must be designed to be as short and wide as possible. Ensure that the voltage rating of both C16
and C17 are adequate to hold off the applied voltage if one of the capacitors becomes shorted.

20  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                                   Figure 7. bq3055 Protection FETs

9.2.2.1.2 Chemical Fuse

The chemical fuse (Sony Chemical, Uchihashi, and so forth) is ignited under command from either the bq294705
secondary voltage protection IC or from the FUSE pin of the gas gauge. Either event applies a positive voltage to
the gate of Q1, shown in Figure 8, which then sinks current from the third terminal of the fuse, causing it to ignite
and open permanently.

It is important to carefully review the fuse specifications and match the required ignition current to that available
from the N-channel FET. Ensure that the proper voltage, current, and Rds(on) ratings are used for this device.
The fuse control circuit is discussed in detail in FUSE Circuitry.

            To 2nd-Level Protector

                                                                                                                                                    To FUSE pin

                                                           Figure 8. FUSE Circuit

9.2.2.1.3 Lithium-Ion Cell Connections
The important thing to remember about the cell connections is that high current flows through the top and bottom
connections; therefore, the voltage sense leads at these points must be made with a Kelvin connection to avoid
any errors due to a drop in the high-current copper trace. The location marked 4P in Figure 9 indicates the Kelvin
connection of the most positive battery node. The connection marked 1N is equally important. The VC5 pin (a
ground reference for cell voltage measurement), which is in the older generation devices, is not in the bq3055
device. Hence, the single-point connection at 1N to the low-current ground is needed to avoid an undesired
voltage drop through long traces while the gas gauge is measuring the bottom cell voltage.

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  21

                                                       Product Folder Links: bq3055
bq3055                                                                        www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                               Figure 9. Lithium-Ion Cell Connections

9.2.2.1.4 Sense Resistor

As with the cell connections, the quality of the Kelvin connections at the sense resistor is critical. The sense
resistor must have a temperature coefficient no greater than 75 ppm to minimize current measurement drift with
temperature (Figure 10). Choose the value of the sense resistor to correspond to the available overcurrent and
short-circuit ranges of the bq3055. Select the smallest value possible to minimize the negative voltage generated
on the bq3055 VSS nodes during a short-circuit. This pin has an absolute minimum of �0.3 V. For a pack with two
parallel cylindrical cells, 10 m is generally ideal. Parallel resistors can be used as long as good Kelvin sensing
is ensured.

The ground scheme of bq3055 is different from the older generation devices. In previous devices, the device
ground (or low-current ground) is connected to the SRN side of the Rsense resistor pad. The bq3055, however,
connects the low-current ground on the SRP side of the Rsense resistor pad, close to the battery 1N terminal
(see Lithium-Ion Cell Connections). This is because the bq3055 has one less VC pin (a ground reference pin
VC5) compared to the previous devices. The pin was removed and was internally combined to SRP.

                                                              R10
                                                        0.10 75 ppm

                                                         Figure 10. Sense Resistor

9.2.2.1.5 ESD Mitigation

A pair of series 0.1-F ceramic capacitors is placed across the PACK+ and PACK� terminals to help in the
mitigation of external electrostatic discharges. The two devices in series ensure continued operation of the pack
if one of the capacitors becomes shorted.

Optionally, a tranzorb, such as the SMBJ2A, can be placed across the terminals to further improve ESD
immunity.

9.2.2.2 Gas Gauge Circuit

The Gas Gauge Circuit includes the bq3055 and its peripheral components. These components are divided into
the following groups: Differential Low-Pass Filter, Power Supply Decoupling/RBI, System Present, SMBus
Communication, FUSE circuit, and LED.

9.2.2.2.1 Differential Low-Pass Filter

As shown in Figure 11, a differential filter must precede the current sense inputs of the gas gauge. This filter
eliminates the effect of unwanted digital noise, which can cause offset in the measured current. Even the best
differential amplifier has less common-mode rejection at high frequencies. Without a filter, the amplifier input
stage may rectify a strong RF signal, which then may appear as a DC offset error.

Five percent tolerance of the components is adequate because capacitor C15 shunts C12/C13, and reduces AC
common mode arising from component mismatch. It is also proven to reduce offset and noise error by
maintaining �a symmetrical placement pattern and adding ground shielding for the differential filter network.

22  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                            bq3055

             R11                                        C12                               SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015
            100                                        0.1 �F
                                                                                      C15
                                                                                     0.1 �F

             R12                                       C13
            100                                        0.1 �F

            Figure 11. Differential Low-Pass Filter

9.2.2.2.2 Power Supply Decoupling and RBI

Power supply decoupling is important for optimal operation of the bq3055 advanced gas gauges. As shown in
Figure 12, a single 1-F ceramic decoupling capacitor from REG33 to VSS and REG25 to VSS must be placed
adjacent to the IC pins.

The RBI pin is used to supply backup RAM voltage during brief transient power outages. The partial reset
mechanism makes use of the RAM to restore the critical CPU registers following a temporary loss of power. A
standard 0.1-F ceramic capacitor is connected from the RBI pin to ground, as shown in Figure 12.

            Figure 12. Power Supply Decoupling

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  23

                                                       Product Folder Links: bq3055
bq3055                                                                        www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.2.2.2.3 System Present

The System Present signal is used to inform the gas gauge whether the pack is installed into or removed from
the system. In the host system, this pin is grounded. The PRES pin of the bq3055 is occasionally sampled to test
for system present. To save power, an internal pullup resistor is provided by the gas gauge during a brief 4-s
sampling pulse once per second.

Because the System Present signal is part of the pack connector interface to the outside world, it must be
protected from external electrostatic discharge events. An integrated ESD protection on the PRES device pin
reduces the external protection requirement to just R25 for an 8-kV ESD contact rating (Figure 13). However, if it
is possible that the System Present signal may short to PACK+, then R18 and D3 must be included for high-
voltage protection.

                                     Figure 13. System Present ESD and Short Protection

9.2.2.2.4 SMBus Communication

Similar to the System Present pin, the SMBus clock and data pins have integrated high-voltage ESD protection
circuits that reduce the need for external Zener diode protection. When using the circuit shown in Figure 14, the
communication lines can withstand an 8-kV (contact) ESD strike. C23 and C24 are selected with a 100-pF value
to meet the SMBus specifications. If it is desirable to provide increased protection with a larger input resistor
and/or Zener diode, carefully investigate the signal quality of the SMBus signals under worst-case
communication conditions.

The SMbus clock and data lines have internal pulldowns. When the gas gauge senses that both lines are low
(such as during removal of the pack), the device performs auto-offset calibration and then goes into sleep mode
to conserve power.

24  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

                                      Figure 14. ESD Protection for SMB Communication

9.2.2.2.5 FUSE Circuitry

The FUSE pin of the bq3055 is designed to ignite the chemical fuse if one of the various safety criteria is violated
(Figure 15). The FUSE pin also monitors the state of the secondary-voltage protection IC. Q3 ignites the
chemical fuse when its gate is high. The 7-V output of the bq29705 is divided by R13 and R14, which provides
adequate gate drive for Q1 while guarding against excessive back current into the bq29705 if the FUSE signal is
high.

Using C14 is generally a good practice, especially for RFI immunity. C14 may be removed, if desired, because
the chemical fuse is a comparatively slow device and is not affected by any sub-microsecond glitches that may
come from the SAFE output during the cell connection process.

            To 2nd-Level Protector

                                                                                     To FUSE pin

                                                          Figure 15. FUSE Circuit

When the bq3055 is commanded to ignite the chemical fuse, the FUSE pin activates to give a typical 8-V output.
The new design makes it possible to use a higher Vgs FET for Q1. This improves the robustness of the system,
as well as widens the choices for Q1.

9.2.2.2.6 PFIN Detection

As previously mentioned, the FUSE pin has a dual role on this device. When bq3055 is not commanded to ignite
the chemical fuse, the FUSE pin defaults to sense the OUT pin status of the secondary voltage protector. When
the secondary voltage protector ignites the chemical fuse, the high voltage is sensed by the FUSE pin, and the
bq3055 sets the PFIN flag accordingly.

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  25

                                                       Product Folder Links: bq3055
bq3055                                                                        www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.2.2.3 Secondary-Current Protection

The bq3055 provides secondary overcurrent and short-circuit protection, cell balancing, cell voltage multiplexing,
and voltage translation. The following sections examine Cell and Battery Inputs, Pack and FET Control,
Regulator Output, Temperature Output, and Cell Balancing.

9.2.2.3.1 Cell and Battery Inputs

Each cell input is conditioned with a simple RC filter, which provides ESD protection during cell connect and acts
to filter unwanted voltage transients. The resistor value allows some trade-off for cell balancing versus safety
protection.

The internal cell balancing FETs in bq3055 provide about typically 310  (310  with cell voltage  2 V. The cell
balancing FETs Rds-on reduced to typically 125  with cell voltage  4 V), which can be used to bypass charge
current in individual cells that may be overcharged with respect to the others (Figure 16). The purpose of this
bypass path is to reduce the current into any one cell during charging to bring the series elements to the same
voltage. Series resistors placed between the input pins and the positive series element nodes control the bypass
current value. The bq3055 device is designed to take up to 10-mA cell balancing current. Series input resistors
between 100  and 1 k are recommended for effective cell balancing.

The BAT input uses a diode (D1) and 1-F ceramic capacitor (C9) to isolate and decouple it from the cells in the
event of a transient dip in voltage caused by a short-circuit event.

Also, as described previously in High-Current Path, the top and bottom nodes of the cells must be sensed at the
battery connections with a Kelvin connection to prevent voltage sensing errors caused by a drop in the high-
current PCB copper.

                                   Figure 16. Cell and BAT Inputs

26  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.2.2.3.2 External Cell Balancing

Internal cell balancing can only support up to 10 mA. External cell balancing provides another option for faster
cell balancing. For details, refer to the application note, Fast Cell Balancing Using External MOSFET (SLUA420).

9.2.2.3.3 PACK and FET Control

The PACK and VCC inputs provide power to the bq305x from the charger. The PACK input also provides a
method to measure and detect the presence of a charger. The PACK input uses a 10-K resistor, whereas the
VCC input uses a diode to guard against input transients and prevents malfunction of the date driver during short-
circuit events (Figure 17).

The N-channel charge and discharge FETs are controlled with 5.1-K series gate resistors, which provide a
switching time constant of a few microseconds. The 3.01-M resistors ensure that the FETs are off in the event
of an open connection to the FET drivers. Q4 is provided to protect the discharge FET (Q3) in the event of a
reverse-connected charger. Without Q4, Q3 can be driven into its linear region and suffer severe damage if the
PACK+ input becomes slightly negative.

Q4 turns on in that case to protect Q3 by shorting its gate to source. To use the simple ground gate circuit, the
FET must have a low gate turnon threshold. If it is desired to use a more standard device, such as the 2N7000
as the reference schematic, the gate should be biased up to 3.3 V with a high-value resistor. The bq3055 device
uses an external P-channel, precharge FET controlled by GPOD. When selecting the external load resistor, user
should take into account the max charger voltage and the Rdson of the internal precharge FET.

                                             Figure 17. bq3055 PACK and FET Control

9.2.2.3.4 Regulator Output
As mentioned in Power Supply Decoupling and RBI, the two low-dropout regulators in the bq3055 require
capacitive compensation on the output. The outputs must have a 1-F ceramic capacitor placed close to the IC
terminal pins.

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  27

                                                       Product Folder Links: bq3055
bq3055                                                                        www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.2.2.3.5 Temperature Output

For the bq3055 device, TS1 and TS2 provide thermistor drive-under program control (Figure 18). Each pin can
be enabled with an integrated 18-k (typical) linearization pullup resistor to support the use of a 10-k at 25�C
(103) NTC external thermistor, such as a Mitsubishi BN35-3H103. The reference design includes two 10-k
thermistors: RT1 and RT2.

                                                        Figure 18. Thermistor Drive

9.2.2.4 Secondary-Overvoltage Protection

The bq29705 provides secondary-overvoltage protection and commands the chemical fuse to ignite if any cell
exceeds the internally referenced threshold. The peripheral components are Cell Inputs and Time Delay
Capacitor.

9.2.2.4.1 Cell Inputs

An input filter is provided for each cell input. This comprises the resistors R5, R6, R7, and R9 along with
capacitors C5, C6, C7, and C8 (Figure 19). This input network is completely independent of the filter network
used as input to thebq3055. To ensure independent safety functionality, the two devices must have separate
input filters.

Because the filter capacitors are implemented differentially, a low-voltage device can be used in each case.

    Figure 19. bq29705 Cell Inputs and Time-Delay Capacitor

28  Submit Documentation Feedback                                             Copyright � 2010�2015, Texas Instruments Incorporated

                                                Product Folder Links: bq3055
www.ti.com                                                                                                                                                                                                                     bq3055

                                                                                                                                                                                  SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.2.2.4.2 Time-Delay Capacitor

C10 sets the time delay for activation of the output after any cell exceeds the threshold voltage. The time delay is
calculated as td = 1.2 V � DelayCap (F)/0.18 A.

9.2.3 Application Curves

2.5                                                                                                                                                                       15       -2000           -1000      -100

2.0                                                                                                                                                                                -10             -1         0

1.5                                                                                                                                                                       10       1               10         100

Voltage Error (mV)1.0                                                                                                                                                              1000            2000
                                                        Temperature Error (C)
0.5                                                                                                                                                                       5
                                                                                                                Current Error (mA)
0.0        3000          3400  3800                   4200  4600                                                                                                         0
�0.5 2600

�1.0                                                                                                                                                                          -20         0        20     40        60  85

�1.5                                                                                                                                                                      �5

�2.0        Cell 1 Error        Cell 2 Error

�2.5        Cell 3 Error        Cell 4 Error                                                                                                                          �10
                                                                                                                                                                                                          Temperature (C)
                          Cell Voltage (mV)
                                                                                                                                                                                                                                                                                                                               C002
                                                                                                                                                            C001
                                                                                                                                                                                Figure 21. Current Error vs Temperature
Figure 20. Cell Voltage Error Across Input Range at 25�C

                                15

                                10

                                      5

                                      0

                                �5

                                �10

                                                       -20   0                                                                                                    20  40      60        85

                                                                   Temperature (C)                                                                                                           C003

                                                       Figure 22. TSx Error vs Temperature

Copyright � 2010�2015, Texas Instruments Incorporated                                                                                                                                        Submit Documentation Feedback                                                                                                           29

                                                             Product Folder Links: bq3055
bq3055                                                                                                                                                                                                                                                www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

9.3 System Example

                                                                                                    0.1 F 0.1 F
                                                                               300

                                                                                             1 M

                                                                               3 M                               3 M                                                                                                                                    PACK+

                        220 k          0.1 F                              FUSE                                                                                                                                          10 k                  0.1 F

                                                                                          5.1 k                                                                                                                       PACK                    0.1 F
                                                                                                                                                                                                                            PCHG
                                                                    20 k                   CHG
                                                                                                            VCC
            20 k                                          BAT
                                                                                                                                         5.1 k
                                                            1 F
                                                                                                                            DSG
                                                          VC1
                                                                                                                                                                           10 k
                                                       100                                                                                                                                                       5.1 k

                        1 k                              VC2

                                                       100                                                                                                                                                            RBI

                   CD              VH         1 k        VC3

                                       0.1 F          100                                                                                                                                                             0.1 F

    0.22 F         OUT  2nd        VM          1 k        VC4                                                                                                                                                         REG25
                                       0.1 F
                        Level                         100                                                                                                                                                                         1 F
                                               1 k
                        Protector      0.1 F             TEST                                                                                                                                                         REG33

                   VDD             VL          1 k  2 k                                                                                                                                                                           1 F
                                       0.1 F
            0.1 F                                              VSS                                                                                                                                                    SMBD                    0.1 nF
                                                                                                                                                                                                                      SMBC                     100
                   GND             VB                                                                                                                                                                                 PRES              200    100    SMBD
                                                                                                                                                                                                                                        200   0.1 nF  SMBC
                                                                                                                                                                                                                             100        1 k           PRES
                                                                                                                                                                                                                                 5.6 V
                                                                          SRP  SRN              10 k

                                                                    0.1 F      0.1 F     0.1 F         TS1
                                                                       100     5 m    100
                                                                                                                  10 k

                                                                                                                    TS2

                                                                                                                                                                                                                                                      PACK -

                                                    Figure 23. bq3055 Implementation

30  Submit Documentation Feedback                                                                                     Copyright � 2010�2015, Texas Instruments Incorporated

                                                                    Product Folder Links: bq3055
www.ti.com                                                                                                                        bq3055

                                                                                     SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

10 Power Supply Recommendations

Power supply decoupling is important for optimal operation of the bq3055 Gas Gauge. A single 1.0-F ceramic
decoupling capacitor from REG33 to VSS and REG25 to VSS must be placed adjacent to the integrated circuit
(IC) pins.

The RBI pin is used to supply backup RAM voltage during brief transient-power outages. The partial reset
mechanism makes use of RAM to restore the critical CPU registers following a temporary loss of power. A
standard 0.1-F ceramic capacitor is connected from the RBI pin to ground.

11 Layout

11.1 Layout Guidelines

The predominant layout concern for the bq3055 is related to the coulomb counter measurement. The external
components and PCB layout surrounding the SRP and SRN pins should be carefully considered.

11.2 Layout Example

As shown in Figure 24, a differential filter must precede the current sense inputs of the gas gauge. This filter
eliminates the effect of unwanted digital noise, which can cause offset in the measured current. Even the best
differential amplifier has less common-mode rejection at high frequencies. Without a filter, the amplifier input
stage may rectify a strong RF signal, which then may appear as a DC-offset error.

Five percent tolerance of the components is adequate, because capacitor C15 shunts C12 and C13 and reduces
AC common mode arising from a component mismatch. It is important to locate C15 as close as possible to the
gas gauge pins. The other components also must be relatively close to the IC. The ground connection of C12
and C13 must be close to the IC. It is also proven to reduce offset and noise error by maintaining a symmetrical
placement pattern and adding ground shielding for the differential filter network.

            Figure 24. PCB Layout Example

Copyright � 2010�2015, Texas Instruments Incorporated                                Submit Documentation Feedback  31

                                                       Product Folder Links: bq3055
bq3055                                                           www.ti.com

SLUSA91C � OCTOBER 2010 � REVISED OCTOBER 2015

12 Device and Documentation Support

12.1 Documentation Support

12.1.1 Related Documentation

For related documentation, see the following:
� bq3055 Technical Reference Manual (SLUU440)
� Fast Cell Balancing Using External MOSFET (SLUA420)

12.2 Community Resources
The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective
contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's Terms of
Use.

TI E2ETM Online Community TI's Engineer-to-Engineer (E2E) Community. Created to foster collaboration
                  among engineers. At e2e.ti.com, you can ask questions, share knowledge, explore ideas and help
                  solve problems with fellow engineers.

Design Support TI's Design Support Quickly find helpful E2E forums along with design support tools and
                  contact information for technical support.

12.3 Trademarks
E2E is a trademark of Texas Instruments.
All other trademarks are the property of their respective owners.

12.4 Glossary
SLYZ022 -- TI Glossary.

     This glossary lists and explains terms, acronyms, and definitions.

13 Mechanical, Packaging, and Orderable Information

The following pages include mechanical packaging and orderable information. This information is the most
current data available for the designated devices. This data is subject to change without notice and revision of
this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

32  Submit Documentation Feedback                                Copyright � 2010�2015, Texas Instruments Incorporated

                                   Product Folder Links: bq3055
                                                                                                                                              PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                19-Mar-2015

PACKAGING INFORMATION

Orderable Device  Status Package Type Package Pins Package Eco Plan         Lead/Ball Finish     MSL Peak Temp Op Temp (�C)                                       Device Marking                           Samples
   BQ3055DBT
  BQ3055DBTR      (1)           Drawing  Qty  (2)                                        (6)                    (3)                                                             (4/5)

                  ACTIVE TSSOP  DBT 30   60 Green (RoHS                        CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                               BQ3055
                                                    & no Sb/Br)
                                                                               CU NIPDAU      Level-2-260C-1 YEAR -40 to 85                               BQ3055
                  ACTIVE TSSOP  DBT      30 2000 Green (RoHS
                                                               & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

                                              Addendum-Page 1
                 PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                                               19-Mar-2015
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

Addendum-Page 2
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                              19-Mar-2015

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)        8.3   1.6   8.0
BQ3055DBTR                   TSSOP DBT 30                                                       16.0  Q1
                                                           330.0 16.4 6.95

                                                   Pack Materials-Page 1
www.ti.com                               PACKAGE MATERIALS INFORMATION

                                                                                                                                       19-Mar-2015

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             TSSOP  DBT  30                           367.0  367.0  38.0
         BQ3055DBTR

                                         Pack Materials-Page 2
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP� Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright � 2015, Texas Instruments Incorporated
This datasheet has been downloaded from:
            datasheet.pyfle.com

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.pyfle.com

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright � Each Manufacturing Company
小广播

技术资料推荐

论坛推荐

技术视频推荐

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 pyfle.com, Inc. All rights reserved

快乐飞艇6码计划算法 快乐赛车开奖时间 内蒙古11选5 快乐赛车注册网址 快乐赛车计划下载 快乐赛车是不是假的 快乐赛车怎么能接代理 快乐赛车单双大小全天计划 内蒙古快3 快乐飞艇免费计划